Сам себе исполнитель и дирижер: двухъядерные микроконтроллеры семейства Concerto

28 февраля 2012

До недавнего времени в задачах управления постоянно приходилось выбирать меду одно- и двухпроцессорными решениями. Однопроцессорное решение всегда было компромиссным вариантом между скоростью обсчета алгоритмов, быстротой реакции на события и скоростью обмена данными по шине управления. Двухпроцессорные решения отличались дополнительными сложностями, возникающими при использовании отдельных процессоров для задачи управления и задачи обмена данными по шине управления. Эти сложности были связаны с необходимостью разрабатывать фактически два устройства и организовывать интерфейс обмена данными между ними. Это, в свою очередь, повышало стоимость решения и приводило к дополнительным задержкам при отработке команд и реакции на аварийные и нештатные ситуации.

2011 год ознаменовался выдающимся событием на рынке комплектующих для устройств промышленной автоматики — появлением двухъядерных микроконтроллеров F28M35x семейства Concerto корпорации Texas Instruments (TI). Микроконтроллеры F28M35x явились логическим продолжением развития двух семейств. Первое — семейство микроконтроллеров Stellaris с ядром Cortex-M3 c богатыми коммуникационными возможностями. Второе — семейство цифровых сигнальных процессоров (DSP) C28x, находящее все большее применение в системах электропривода, источниках питания, контроллерах преобразователей возобновляемых источников электроэнергии, а также в модемах для обмена данными по силовым линиям (PLC-модемы).

Микроконтроллеры Concerto в зависимости от производительности делятся на три подсемейства.

  • F28M35Exxx- начального уровня с тактовой частотой ядер C28x/CORTEX-M3 60/60МГц.
  • F28M35Mxxx- среднего уровня с тактовой частотой ядер C28x/CORTEX-M3 75/75МГц (базовое подсемейство).
  • F28M35Hxxx- высокопроизводительное подсемейство с тактовой частотой ядер C28x/CORTEX-M3 150/75МГц или 100/100МГц.

Выбор частоты 150/75 МГц или 100/100 МГц для микроконтроллеров группы «H» осуществляется путем выбора делителя в цепи тактового генератора.

В зависимости от наличия или отсутствия «тяжелых» коммуникационных интерфейсов (Ethernet, USB) микроконтроллеры выпускаются с суффиксами B (Base) — без интерфейсов или C (Connectivity) — с интерфейсами.

В таблице 1 приведена расшифровка маркировки микроконтроллеров F28M35.

Таблица 1. Расшифровка маркировки микроконтроллеров Concerto  

TI Concerto Тактовая частота, МГц Внутренняя память, Байт Ethernet, USB
F28M35 H = 150/75 M = 75/75 E = 60/60 20 = 256к + 256к Flash 22 = + 64к RAM (30 = 512к (M) + 256к (C))* 32 = + 64к RAM 50 = 512к + 512к Flash 52 = + 64к RAM C = Есть B = Нет
*– Микроконтроллеры с кодом 30 для размера внутренней памяти не выпускаются.

 

Основные характеристики микроконтроллеров Concerto приведены в сводной таблице 2.

Таблица 2. Основные характеристики микроконтроллеров Concerto  

Характеристики x20B x20C x22B x22C x32B x32C x50B x50C x52B x52C
Процессор
Частота, МГц (C28x/CM3) 60/60 (x=E); 75/75 (x=M); 150/75 или 100/100 (x=H)
MMACS 187 187 187 187 187 187 187 187 187 187
FPU + + + + + + + + + +
VCU + + + + + + + + + +
DMA + + + + + + + + + +
Память
Загрузочное ПЗУ, кбайт 64 64 64 64 64 64 64 64 64 64
ОЗУ, кбайт 72 72 136 136 136 136 72 72 136 136
Flash, кбайт 512 512 512 512 768 768 1024 1024 1024 1024
EMIF + + + + + + + + + +
Интерфейсы управления
ШИМ, каналов 24 24 24 24 24 24 24 24 24 24
ШИМ высокого разрешения 16 16 16 16 16 16 16 16 16 16
Таймеры 25 25 25 25 25 25 25 25 25 25
Каналы захвата событий 6 6 6 6 6 6 6 6 6 6
QEP/QEI 3 3 3 3 3 3 3 3 3 3
АЦП, разрешение 12 12 12 12 12 12 12 12 12 12
АЦП, каналов 20 20 20 20 20 20 20 20 20 20
АЦП, производительность MSPS 5,8 5,8 5,8 5,8 5,8 5,8 5,8 5,8 5,8 5,8
Компараторы 6 6 6 6 6 6 6 6 6 6
Порты обмена данными
USB (OTG) + + + + +
ENET + + + + +
SPI 5 5 5 5 5 5 5 5 5 5
SCI 6 6 6 6 6 6 6 6 6 6
CAN 2 2 2 2 2 2 2 2 2 2
I2C 3 3 3 3 3 3 3 3 3 3
McBSP 1 1 1 1 1 1 1 1 1 1
Прочее
Тактовые генераторы 2 2 2 2 2 2 2 2 2 2
Линии ввода/вывода 64 64 64 64 64 64 64 64 64 64
Напряжение питания линий ввода/вывода, В 3,3/3,3 3,3/3,3 3,3/3,3 3,3/3,3 3,3/3,3 3,3/3,3 3,3/3,3 3,3/3,3 3,3/3,3 3,3/3,3
Тип корпуса 144HTQFP
Температурный диапазон, °C -40…125

Микроконтроллеры Concerto состоят из трех основных подсистем: главной, управляющей и аналоговой. Для связи между главной и управляющей подсистемой служит блок межпроцессорного взаимодействия. Блок-схема микроконтроллеров Concerto приведена на рисунке 1.

 

Блок-схема микроконтроллера Concerto

 

Рис. 1. Блок-схема микроконтроллера Concerto

 

Главная подсистема построена на ядре Cortex-M3 и содержит большое количество периферийных модулей для обмена данными, включая Ethernet 1588, USB OTG + PHY, CAN, UART, SSI, I2C и интерфейс внешней периферии (EPI).

Управляющая подсистема основана на ядре C28x и содержит блоки арифметики с плавающей точкой (FPU) и арифметический сопроцессор (VCU), позволяющий производить аппаратное вычисление функций Витерби, операции с комплексными числами и вычисление контрольных сумм. Наличие в управляющей подсистеме интерфейсов квадратурных энкодеров и модулей ШИМ с большим разрешением позволяет управлять системами, используя достаточно сложные алгоритмы.

Для организации гибкого обмена данными между главной и управляющей подсистемами служит блок межпроцессорного обмена (IPC), который содержит несколько однонаправленных (от M3 к C28 или наоборот) регистровых ОЗУ сообщений и конфигурируемых ОЗУ для обмена данными. Кроме того, Несколько регистров ОЗУ сообщений снабжены прерываниями, что позволяет обмениваться критичными данными в режиме реального времени, не отвлекая процессоры на опрос битов регистра межпроцессорного взаимодействия.

Для измерения аналоговых величин микроконтроллеры Concerto имеют развитую аналоговую подсистему, доступную для обоих ядер. Аналоговая подсистема содержит два модуля 12-разрядных 10-канальных АЦП с четырьмя устройствами выборки-хранения и шесть аналоговых компараторов. Такая конфигурация позволяет на этапе проектирования устройства гибко распределять аналоговые ресурсы между главной и управляющей подсистемой. Управление АЦП происходит по прерываниям, а обмен измеренными значениями можно осуществлять, используя прямой доступ к памяти.

Функции контроля и блокировки памяти и регистров управления дополнительно повышают надежность устройств, собранных на микроконтроллерах Concerto.

 

Главная подсистема

Главная подсистема состоит из ядра Cortex-M3 с Гарвардской архитектурой, привилегированным и пользовательским режимом доступа к памяти и Little-endian-форматом представления чисел; контроллера прямого доступа к памяти mDMA; контроллера вложенных векторных прерываний NVIC; набора стандартных периферийных модулей Cortex-M3; локальной памяти, содержащей до 64 кбайт загрузочного ПЗУ, до 512 кбайт flash-памяти с ECC, до 32 кбайт ОЗУ с ECC/контролем четности и до 2 кбайт ОЗУ сообщений IPC.

Команды и данные ядро Cortex-M3 считывает из flash-памяти через шины ICODE и DCODE, соответственно.

Обмен данными между ядром Cortex-M3/блоком mDMA и управляющей подсистемой осуществляется через разделяемые ресурсы (канал межпроцессорного обмена данными — IPC): ОЗУ сообщений (MSG RAM) и разделяемое ОЗУ (Shared RAM).

Ядро Cortex-M3 обменивается данными с собственными периферийными модулями через шину M3 CPU Sbus AHB-Lite, мост System Bus Bridge и далее через шину APBx для низкоскоростных периферийных устройств и шину AHBx для высокоскоростных периферийных устройств.

Блок mDMA обменивается данными с собственными периферийными модулями через шину M3uDMA AHB-Lite Bus, мост System Bus Bridge и далее через шину APBx для низкоскоростных периферийных устройств и шину AHBx для высокоскоростных периферийных устройств.

Обмен данными с аналоговой подсистемой осуществляется через шину ACIB. Главная подсистема может принимать немаскируемые прерывания от блока NMI и посылать сигналы в блок сброса.

На рисунке 2 показана главная подсистема микроконтроллеров Concerto.

 

Главная подсистема микроконтроллеров Concerto

 

Рис. 2. Главная подсистема микроконтроллеров Concerto

 

Периферийные модули главной подсистемы

Периферийные модули главной подсистемы представлены стандартным для Cortex-M3 набором, состоящим из двух сторожевых таймеров (WDT0 и WDT1), сторожевого таймера с немаскируемым прерыванием NMI WDT, четырех таймеров общего назначения, четырех модулей SSI, двух CAN-контроллеров, пяти UART, двух модулей I2C, модуля Ethernet, модуля USB + PHY, интерфейса внешней периферии (EPI) и блока вычисления контрольных сумм (mCRC).

 

Прерывания подсистемы CortexM3

Одной из отличительных особенностей микроконтроллеров с ядром Cortex-M3 является детерминированная реакция на прерывания. Это позволяет использовать главную подсистему, в том числе и в приложениях с жестким реальным временем.

Управляет прерываниями контроллер вложенных векторных прерываний (NVIC), к основным задачам которого относятся: назначение приоритетов и обработка всех исключений; автоматическое обслуживание прерываний; реализация упреждающих/вложенных прерываний; полный доступ из привилегированного режима.

К исключительным ситуациям (исключениям) относятся: 10 типов исключительных ситуаций ядра Cortex M3; до 91 периферийных прерываний (GPIOs, UART, USB,..), которые группируются по приоритетам.

На рисунке 3 показана обработка одновременно пришедших прерываний.

 

Обработка одновременно пришедших прерываний

 

Рис. 3. Обработка одновременно пришедших прерываний

За 12 циклов происходит сохранение содержимого основных регистров и вход в процедуру ISR1 обработки прерывания IRQ1. Еще шесть циклов требуется для перехода от обработчика прерывания ISR1 к ISR2. И 12 циклов необходимо для выхода из обработчика ISR2 и восстановления содержимого основных регистров.

Такая процедура требует на 65% меньше циклов работы с основными регистрами, чем у ядра ARM7.

На рисунке 4 показан достаточно сложный пример: обработка вложенных прерываний, прерванная немаскируемым прерыванием, имеющим наивысший приоритет.

 

Пример сложной обработки прерываний

 

Рис. 4. Пример сложной обработки прерываний

Основа работы главной подсистемы Concerto — быстрая реакция на внешние прерывания (рисунок 5). В этом плане она похожа на менеджера среднего звена, который принимает указания от руководства компании (система внешнего управления), быстро реагирует на них, составляя задания подчиненным (управляющая подсистема), и ожидает дальнейших указаний от руководства или сообщений о внештатных ситуациях (перегрузки по току и напряжению, КЗ, обрывы, перегрев) от исполнителей.

 

Основной алгоритм работы главной подсистемы

 

Рис. 5. Основной алгоритм работы главной подсистемы

Главное приложение обычно выполняется в фоновом режиме. Системные обработчики прерываний (таймеры, сбои, датчик температуры) выполняются с наивысшими приоритетами. Обработчики прерываний от модулей обмена данными (Ethernet, CAN, UART) имеют меньший приоритет. Часто программа строится таким образом, что в промежутках между обработкой прерываний главная подсистема (а возможно и весь микроконтроллер) находится в спящем режиме, что позволяет значительно снизить энергопотребление.

 

Управляющая подсистема

Управляющая подсистема построена на базе хорошо зарекомендовавшего себя ядра C2000 в связке CPU+FPU+VCU. FPU содержит сопроцессоры для работы как с целочисленной, так и с вещественной арифметикой. Кроме того, в состав управляющей подсистемы входят: контролер прерываний (PIE), блок DMA, периферийные модули и локальная память (до 512 кбайт Flash-памяти с ECC, до 36 кбайт ОЗУ с ECC/контролем четности и до 2 кбайт ОЗУ сообщений IPC). Ядро C28x и блок DMA C28x через системную шину имеют доступ к разделяемым ресурсам (IPC, ОЗУ сообщений, разделяемое ОЗУ), а через шину ACIB — к периферийным модулям аналоговой подсистемы.

На рисунке 6 показана структурная схема управляющей подсистемы микроконтроллеров Concerto.

 

Управляющая подсистема микроконтроллеров Concerto

 

Рис. 6. Управляющая подсистема микроконтроллеров Concerto

 

Модуль VCU

Модуль VCU позволяет значительно сократить время выполнения стандартных для алгоритмов управления операций и состоит из трех функциональных блоков:

Блока вычисления CRC (CRC Unit, CU), поддерживающего форматы CRC8, CRC16 и CRC32 для данных, хранящихся в памяти и byte-wise вычисления, для поддержки режима PRIME в PLC-модемах.

Блока вычисления функций Витерби (Viterbi Unit, VU), поддерживающего эффективную программную реализацию декодера Витерби за счет выполнения инструкций ADD-Compare-Select и аппаратной реализации обратных связей. Модуль за один цикл выполняет инициализацию метрик для CR=1/2 и за два цикла — для CR=1/3; за два цикла — операцию «бабочка» для алгоритма Витерби и за три цикла — операцию обратного прохода.

Модуля расширенной арифметики (Arithmetic Unit, AU), поддерживающего операции с комплексными числами и вычисление БПФ: за два цикла выполняет умножение комплексных чисел 16 x16 = 32 разряда для вещественной и мнимой частей; за один цикл — сложение; за два цикла комплексное умножение с накоплением (MAC). Имеется инструкция, позволяющая за пять тактов выполнить 16-разрядную операцию «бабочка» для БПФ.

 

Периферийные модули управляющей подсистемы

Набор периферийных модулей управляющей подсистемы содержит знакомые по микроконтроллерам C2000 узлы, такие как: сторожевой таймер NMI WDT; три таймера общего назначения; четыре типа последовательных портов — SCI, SPI, McBSP, I2C; три типа модулей управления (девять модулей ePWM, шесть модулей eCAP и три модуля eQEP).

Ядро C28x имеет доступ к периферийным модулям через шину памяти, а блок DMA C28x имеет доступ к модулям McBSP и ePWM через шину DMA C28x.

Периферийные модули C28x могут генерировать сигналы для блока прерываний PIE, блока DMA C28x и аналоговой подсистемы.

Наиболее важным периферийным модулем управляющей подсистемы является расширенный ШИМ (Enhanced PWM, ePWM). Каждый модуль ePWM имеет два синхронных выхода, EPWMxA и EPWMxB. Частота каждого модуля может выбираться независимо, но может синхронизироваться или реализовываться задержка по фазе. Блок-схема модуля ШИМ показана на рисунке 7.

 

Модуль ШИМ управляющей подсистемы

 

Рис. 7. Модуль ШИМ управляющей подсистемы

Каждый из 16-разрядных счетчиков в качестве входного сигнала использует системный тактовый сигнал, поделенный на необходимое значение.

Счетчик/компаратор (Counter Comparator, CC) избавляет от необходимости прерывать работу CPU при генерации ШИМ-сигналов. Является источником событий: CMPA, CMPB, CMPC, CMPD.

Блок квалификации операций (Action Qualifier) следит за любыми событиями: установка PWMxA/B (High, Low, Toggle, Do Nothing); создает программируемые события или генерирует прерывания.

Программируемый генератор «мертвого времени» (High-Res Dead-Band Generator) позволяет определять задержку до фронта импульса и после спада (с разрешением ~150 псек).

Прерыватель сигнала ШИМ (PWM Chopper) позволяет модулировать выходной сигнал ШИМ высокочастотным сигналом.

Программируемый генератор защитной зоны (Trip Zone Generator Time-Base) позволяет быстро перевести выходы ШИМ в заданное состояние (Hi, Low или Hi-Z), выполнять однократное или циклическое ограничение тока, и может генерировать события, отфильтрованные события или защитные условия.

Выходы с высоким разрешением (High Resolution Outputs) обеспечивают высокое разрешение (~150 псек) для частоты повторения, ширины импульса, длительности «мертвого времени» и фазового сдвига.

 

Аналоговая подсистема

Аналоговая подсистема (рисунок 8) состоит из двух 10-канальных 12-разрядных АЦП ADC1 и ADC2, каждый из которых имеет по две независимые схемы УВХ S/H и шесть компараторов COMP1…COMP6 с опорой в виде внутренних 10-битных ЦАП. Такое построение АЦП позволяет снимать значения с четырех разных каналов практически одновременно или оцифровывать один и тот же сигнал двумя модулями АЦП со сдвигом (аппаратно), что в два раза повышает эффективное быстродействие. Преобразование в АЦП запускается специальным сигналом, поступающим от главной или управляющей подсистем. После окончания преобразования генерируется прерывание, которое перенаправляется в подсистему, запустившую преобразование. К одному из каналов АЦП ADC1 подключен датчик температуры.

 

Аналоговая подсистема микроконтроллеров Concerto

 

Рис. 8. Аналоговая подсистема микроконтроллеров Concerto

 

Подключение линий аналоговой подсистемы к выводам микроконтроллера осуществляется с помощью аналоговых мультиплексоров AIO_MUX1 и AIO_MUX2.

В таблице 3 приведена доступность ресурсов аналоговой подсистемы со стороны главной и управляющей подсистемы.

Таблица 3. Доступность ресурсов аналоговой подсистемы  

Ресурсы C28 DMA C28 M3 uDMA M3
Результат АЦП + + + +
COMP_DAC + +
Конфигурирование АЦП + +
GPIO + +

 

Мультиплексоры

Для назначения каждому из выводов микроконтроллера функций цифрового ввода-вывода (GPIO) сигнальных линий периферийных модулей или аналоговых входов служат блоки мультиплексоров (рисунок 9). Микроконтроллеры Concerto имеют два цифровых мультиплексора (GPIO_MUX1 и GPIO_MUX2) и два аналоговых AIO_MUX1 и AIO_MUX2. Несмотря на свое название, аналоговые мультиплексоры могут пропускать и цифровой сигнал, только с меньшим количеством функций.

 

Принцип работы цифровых мультиплексоров

 

Рис. 9. Принцип работы цифровых мультиплексоров

По умолчанию после сброса микроконтроллера все выводы подключены к главной подсистеме. Подтягивающие резисторы отключены и могут подключаться только из главной подсистемы.

Маршрутизация сигналов через мультиплексоры состоит из трех этапов (рисунок 10):

1. С помощью регистра GPIOAMSEL выбирается, будет ли вывод использоваться как линия GPIO или как линия периферийного модуля.

2. С помощью регистра GPIOAPSEL выбирается к периферийному модулю какой из подсистем, главной или управляющей, будет подключен вывод.

3. С помощью регистра GPIOPCTL выбирается, к какой из линий какого периферийного модуля будет подключен вывод.

 

Маршрутизация сигналов через мультиплексоры

 

Рис. 10. Маршрутизация сигналов через мультиплексоры

 

Тактирование

Система тактирования микроконтроллеров Concerto показана на рисунке 11. Основной тактовый генератор может работать или от внешнего кварцевого резонатора, подключаемого к выводам X1 и X2, или от внешнего тактового генератора, подключаемого к выводу X1. С выхода генератора сигнал подается на умножитель частоты с ФАПЧ, на схему формирования тактового сигнала USB и на схему слежения за сигналами тактирования. К схеме слежения подключены также два сигнала тактирования от внутреннего генератора: сигнал с частотой 10 МГц и сигнал с частотой 32 кГц. Сигнал частотой 10 МГц используется в качестве основного сигнала тактирования после сброса микроконтроллера и в качестве дополнительного сигнала при пропадании сигнала основного генератора. Кроме того, оба сигнала (10 МГц и 32 кГц) используются в качестве основных сигналов тактирования в режимах пониженного энергопотребления.

 

Система тактирования микроконтроллеров Concerto

 

Рис. 11. Система тактирования микроконтроллеров Concerto

После прохождения умножителя с ФАПЧ сигнал основного тактового генератора (или один из вспомогательных сигналов тактирования) попадает на блок делителей, который и определяет частоты сигналов тактирования всех трех подсистем микроконтроллера (рисунок 12).

 

Системный тактовый генератор с ФАПЧ

 

Рис. 12. Системный тактовый генератор с ФАПЧ

 

При выборе коэффициента умножения блока ФАПЧ и коэффициентов деления делителей для главной и управляющей подсистем следует учитывать, что у микроконтроллеров группы H максимальная частота для ядра C28x составляет 150 МГц, в то время как максимальная частота для ядра Cortex-M3 составляет 100 МГц. Поэтому соотношение частот может быть либо 150/75, либо 100/100. Максимальная частота сигнала тактирования аналоговой подсистемы составляет 37,5 МГц. Сигнал для тактирования ядра C28x берется непосредственно с выхода блока ФАПЧ. Остальные сигналы получаются путем деления на один из коэффициентов: 1/2/4/8. В таблице 4 приведены максимальные частоты тактирования, а в таблице 5 возможные комбинации частот тактирования подсистем микроконтроллеров Concerto.

Таблица 4. Максимальные частоты тактирования подсистем микроконтроллеров Concerto  

Максимальные частоты
C28x МГц
CLKIN
M3 МГц
M3SSCLK
Аналоговая МГц
ADCCLK
ADC MSPS
ADCCLK/13
EPI МГц
M3SSCLK/2
         
150,0 100,0 37,5 2 x 2,885 50,0

 

Таблица 5. Возможные комбинации частот тактирования подсистем микроконтроллеров Concerto

Возможные комбинации частот
C28x МГц CLKIN M3 МГц M3SSCLK Аналоговая МГц ADCCLK АЦП MSPS ADCCLK/13 EPI МГц M3SSCLK/2
150,0 150,0 (/1 ) 150,0 (/1)
75,0 (/2) 75,0 (/2) 37,5
37,5 (/4) 37,5 (/4) 2 x 2,885 18,75
18,75 (/8) 2 x 0,480
100,0 100,0 (/1) 25,0 (/4) 2 x 1,923 50,0
60,0 60,0 (/1) 30,0 (/2) 2 x 2,308 30,0

 

Режимы пониженного энергопотребления

Подсистема Cortex-M3 может работать в одном из трех режимов: рабочий режим (Run Mode), режим сна (Sleep Mode) или режим глубокого сна (Deep Sleep Mode). Режим сна и режим глубокого сна отличаются от основного (рабочего) режима тем, что в них процессор и память Cortex-M3 отключены от тактового генератора. Это приводит к приостановке выполнения кода. С целью снижения энергопотребления в режиме глубокого сна выключаются главный генератор с ФАПЧ и генератор USB с ФАПЧ.

Подсистема C28x также может работать в одном из трех режимов: нормальный режим (Normal Mode), режим простоя (Idle Mode) или режим ожидания (Standby Mode).

В режиме простоя отключается сигнал тактирования ядра C28x, и процессор C28x останавливает выполнение инструкций. Для выхода из режима простоя можно использовать любое разрешенное прерывание или немаскируемое прерывание C28x.

В режиме ожидания процессор C28x останавливает выполнение инструкций, и отключаются все сигналы тактирования. Для выхода из режима ожидания можно использовать или сигнал с линии, или прерывание от блока MTOC модуля IPC.

 

Заключение

В лице семейства микроконтроллеров Concerto разработчики получили от компании Texas Instruments великолепное семейство микросхем, способных удовлетворить самые взыскательные требования к сердцу современной системы управления. Разделение функций обмена данными и управления между двумя подсистемами великолепно зарекомендовавших себя микроконтроллеров позволяет использовать все имеющиеся наработки для микроконтроллеров Stellaris и DSP C2000 с минимальной модификацией кода. Наличие мощных средств разработки позволяет быстро начать проектирование собственных систем и за минимальное время выйти на рынок встраиваемых приложений.

Компания КОМПЭЛ является официальным дистрибьютором Texas Instruments и может обеспечить разработчиков как самими процессорами, так и средствами разработки для ознакомления с возможностями микроконтроллеров.

 

Литература

1. 28x + ARM Cortex M3 Concerto Series. http://focus.ti.com/mcu/docs/mcuproductcontentnp.tsp?sectionId=95&familyId=2049&tabId=2743

2. Concerto F28M35x Technical Reference Guide. http://www.ti.com/litv/pdf/spruh22 

3. F28M35E52C Concerto Microcontroller. http://focus.ti.com/docs/prod/folders/print/f28m35e52c.html

4. F28M35H Concerto Microcontrollers. Datasheet. http://www.ti.com/lit/gpn/f28m35h52c

5. Stellaris ARM Cortex-M3-based Micro-controllers. http://focus.ti.com/mcu/docs/mculuminaryprodoverview.tsp?sectionId=95&tabId=2486&familyId=1755&docCategoryId=10&viewType=mostrecent&DCMP=Luminary&HQS=Other+OT+stellaris

6. 32 bit Real-time C2000 Microcontrollers. http://focus.ti.com/mcu/docs/mcuprodoverview.tsp?sectionId=95&tabId=1531&familyId=916

7. C2000 32 bit 28x Piccolo Series. http://focus.ti.com/paramsearch/docs/parametricsearch.tsp?familyId=919&sectionId=95&tabId=1533&family=mcu

8. C2000 32 bit 28x Delfino Floating-point Series. http://focus.ti.com/paramsearch/docs/parametricsearch.tsp?family=mcu&sectionId=95&tabId=2108&familyId=1414&paramCriteria=no

9. Новые двухъядерные микроконтроллеры для систем управления F28M35x семейства Concerto корпорации Texas Instruments/Андрей Самоделов//Компоненты и технологии. — 2011. — № 10-12.

Получение технической информации, заказ образцов, поставка — e-mail: mcu.vesti@compel.ru 

 

 

 

•••

Наши информационные каналы