FastIRFETs и Power Blocks – новые решения International Rectifier для высокоэффективных синхронных POL-преобразователей

24 декабря 2013

Использование концепции распределенного электропитания сложных и мощных систем стало общепринятой практикой. Эта концепция предусматривает питание конечных потребителей через индивидуальные импульсные преобразователи напряжения, устанавливаемые в непосредственной близости от нагрузки и обеспечивающие очень высокую статическую и динамическую точность поддержания напряжения на нагрузке Uн. При использовании альтернативной концепции централизованного электропитания различных потребителей от общего источника подобные уровни точности Uн в принципе недостижимы из-за влияния активного и реактивного сопротивления проводников. Индивидуальные преобразователи напряжения принято называть «Point-of-Load» (POL) [1]. Питание самих POL в распределенной системе электропитания осуществляется от основного ИП при удобном, достаточно высоком уровне напряжения. Способность POL нормально работать при значительных изменениях входного напряжения (Uпит) упрощает требования к характеристикам основного ИП и повышает общую устойчивость системы.

Функцию гальванической развязки конечных потребителей с первичной сетью и между собой (там, где это требуется) выполняет основной ИП. В этом случае POL-преобразователь удобно реализуется по схеме понижающего импульсного регулятора напряжения (ИРН), что позволяет получить существенно лучшие удельные стоимостные и массогабаритные характеристики, КПД и динамическую точность поддержания Uн, чем у преобразователей с функцией гальванической развязки. К серьезным структурным недостаткам применения понижающего ИРН в качестве POL традиционно относили опасность повреждения дорогостоящего конечного потребителя в случае аварии (пробой регулирующего ключа ИРН или отказ его системы управления с попаданием относительно высокого напряжения Uпит POL на нагрузку). Однако современные ИРН с синхронным выпрямлением и усовершенствованной системой управления практически устраняют эту проблему.

Особенно актуальными, дорогими и проблемными в плане удовлетворения их технических требований к качеству питания нагрузками являются устройства обработки данных, выполняемые на микросхемах сверхвысокого уровня интеграции. Для их работы требуется напряжение питания Uн около 1 В, потребляемый ток достигает нескольких десятков ампер, скачки потребления тока нагрузки — сотен А/мкс, и при этом должна обеспечиваться точность стабилизации Uн не ниже 1…2%. В рамках концепции распределенного электропитания, Uпит. POL для этих нагрузок в большинстве случаев выбирается на уровне 12 В.

Упрощенная электрическая схема понижающего ИРН показана на рисунке 1.

Электрическая схема понижающего ИРН

 

Рис. 1. Электрическая схема понижающего ИРН

 

Обычно ИРН работает с постоянной частотой коммутации Fк в режиме непрерывного тока дросселя Lирн. Регулирование Uн осуществляется изменением интервала проводящего состояния силового MOSFET Q1. Когда Q1 выключен, ток дросселя IL протекает через замыкающий диод D2. Среднее значение напряжения на нагрузке:

 

Uн = Iн*Rн = D*Uпит.-Uд*(1-D),

 

где D = tпров/Tк — доля интервала проводимости Q1 за период работы ИРН;

Uд — прямое падение напряжения на диоде D2.

При большом отношении (Uпит./Uн), характерном для применения ИРН в качестве POL, доля интервала проводимости Q1 мала, и ток IL почти все время протекает через диод D2. Соответственно, статический КПД ИРН определяется, главным образом, отношением (Uд/Uн), и при низком Uн (например, около 1 В) очень важно иметь минимально возможное значение Uд. Однако, поскольку диод является неуправляемым вентилем, возможности уменьшения прямого падения напряжения принципиально ограничены (как компромисс с величинами обратного тока и допустимого обратного напряжения диода). У лучших по параметру Uд диодов Шоттки (ДШ) на обратное напряжение 20…30 В прямое падение напряжения составляет не менее 200…250 мВ (при разумной плотности прямого тока). Итак, КПД ИРН (рисунок 1) при низком Uн принципиально невысок, а Iн ограничен, главным образом, условием сохранения приемлемого теплового режима работы диода.

Принципиальное решение проблемы низкого КПД ИРН при малых Uн достигается применением технологии синхронного выпрямления — заменой диода D2 MOSFET-транзистором Q2 (рисунок 2). Быстрый рост популярности ИРН с синхронным выпрямлением начался приблизительно с середины 90-х годов в связи с очень быстрым улучшением характеристик низковольтных MOSFET, а также — с массовым выпуском соответствующих контроллеров приемлемой стоимости [2].

Электрическая схема синхронного понижающего ИРН

 

Рис. 2. Электрическая схема синхронного понижающего ИРН

При проектировании синхронного ИРН во внимание принимаются соображения приемлемых стоимости Q2, размеров его кристалла (или корпуса) и потерь в цепи затвора. Типичные величины падения напряжения на Q2 при полной нагрузке — 30…80 мВ. Аналогично классическому понижающему ИРН, регулирование Uн осуществляется изменением D для Q1, а управление Q2 происходит в противофазе с Q1 с добавлением небольших защитных интервалов времени (tdead), когда оба MOSFET выключены (чтобы исключить опасность протекания сквозного тока через стойку Q1, Q2). В большинстве случаев диоды D1 и D2 (рисунок 2) встроены в транзисторы Q1 и Q2.

Как было отмечено выше, при анализе принципов работы понижающего ИРН, поведение транзисторов Q1 и Q2 в составе синхронного ИРН очень сильно отличается. Транзистор Q1 проводит ток только в течение импульса D, длительность которого зависит от соотношения Uпит./Uн. В большинстве случаев соотношение Uпит./Uн велико, и величина D составляет 10…15% периода управляющего сигнала. Остальные 85…90% времени в проводящем состоянии находится транзистор Q2. Поэтому целесообразно использовать в качестве Q1 и Q2 различные транзисторы, оптимизированные для соответствующего применения. Дальнейшее рассмотрение относится к ИРН СВ, имеющему Uн = 1…1,5 В и Uпит. = 12 В и используемому для питания устройств обработки данных (центральные процессоры, видеокарты, ПЛИС и т.п.).

Правильно выбрать транзистор Q2 относительно проще [4, 6, 7]. Во-первых, поскольку при большом отношении (Uпит./Uн) он проводит ток IL большую часть времени, важно иметь достаточно малую величину Rси пров (Rds(on)). Это позволяет получить высокий статический КПД ИРН (т.е. КПД без учета динамических потерь). Кроме того, при условии большой допустимой рассеиваемой мощности малое сопротивление ключа Q2 обеспечит значительную токонесущую способность ИРН. Очевидный путь снижения Rси пров — применение чипов MOSFET большого размера, а также — включение нескольких транзисторов параллельно. Кроме того, важно применять приборы без излишних запасов по допустимому напряжению Uси и уменьшать удельное сопротивление (на единицу площади), что достигается оптимизацией MOSFET по этому параметру (возможно, даже в ущерб динамическим характеристикам) и применением все более тонких технологических процессов при их изготовлении. Для обеспечения большой допустимой рассеиваемой мощности важно иметь высокую допустимую рабочую температуру транзистора.

Во-вторых, коммутация MOSFET Q2 происходит при близком к нулю напряжении на нем,. Фактически происходит переключение тока между каналом Q2 и встроенным диодом D2. Поэтому жестких требований к быстродействию Q2 не предъявляется. Однако слишком уж большой заряд затвора Qз св ограничивает диапазон перестройки длительности импульса D, добавляет нестабильность в эффективную величину защитных интервалов времени между проводящими состояниями Q1 и Q2, а также приводит к серьезным потерям мощности Pк = Fк*Qз св*Uпит. св. Помимо снижения общего КПД ИРН, это приводит к серьезному нагреву микросхемы драйвера. Нередко именно тепловой режим драйвера оказывается самым слабым местом проекта ИРН, ограничивая возможность увеличения частоты коммутации [4]. Очень эффективной мерой уменьшения параметра (Qз св*Uпит. св) и, соответственно, потерь Pз св является уменьшение напряжения питания Uпит св драйвера Q2. Для этого необходимо применять специальные типы MOSFET, гарантированно имеющие малое Rси пров при невысоком Uпит. св.

В-третьих, MOSFET, используемый в качестве СВ, должен иметь хорошие динамические параметры встроенного диода. Наиболее критичным является быстрое восстановление обратной блокирующей способности диодной структуры. В документации изготовителя MOSFET, как правило, указываются время обратного восстановления trr и заряд обратного восстановления диода Qrr. Последний параметр дает достаточно хорошую оценку величины дополнительных потерь в ИРН из-за того, что выключающийся диод D2 не является идеальным: Pобр. вос. = Fк*Qrr*Uпит. [4, 7]. Следует иметь в виду, что измерение параметров обратного восстановления изготовителями MOSFET производится при сравнительно невысокой скорости переключения тока через D2 с прямого на обратный — обычно она составляет 200…400 мА/нс, что на полпорядка-порядок медленнее, чем реальная скорость нарастания тока в современных ИРН [4]. Кроме того, тестирование на заводе происходит при нормальной температуре около 25°C, а типичная рабочая температура чипа при полной нагрузке ИРН — примерно 125°C. Исходя из опыта тестирования ИРН и детального моделирования происходящих в них процессов, полагают, что Pобр вос распределяются примерно так: половина выделяется в Q1, треть — в D2, а оставшиеся 17 % распределены по другим компонентам ИРН[4].

Эффективным решением проблемы дополнительных потерь в ИРН при обратном восстановлении D2, является использование в этом качестве низковольтного ДШ. Применяя ДШ с низким потенциальным барьером и умеренной плотностью прямого тока, можно практически исключить инжекцию дырок в дрейфовую область D2. Соответственно, активная составляющая тока выключающегося диода обрывается на нуле и переключение на обратное напряжение сводится к перезаряду барьерной емкости ДШ.

Совершенно по иному выглядят требования к управляющему транзистору Q1. Статические потери в нем сравнительно невелики из-за малости величины D при большом отношении Uпит./Uн. Динамические потери Q1 являются стандартными, как для ключа, коммутирующего индуктивную нагрузку в режиме непрерывного тока. Для уменьшения динамических потерь в Q1 критически важно уменьшить составляющие заряда затвора (Qgs и Qgd в документации на транзистор). В большинстве реальных проектов ИРН СВ суммарная мощность потерь в Q1 делится примерно пополам между статической и динамической составляющей, или же динамические потери преобладают. При этом стремятся насколько возможно увеличить Fк, выигрывая в размерах и стоимости LИРН и CН (рисунок 2), а также — в полосе пропускания СУ ИРН. Совершенствование характеристик низковольтных MOSFET и, в том числе, создание специальных серий приборов, оптимизированных для применения в составе ИРН СВ, позволило расширить диапазон рабочих частот до 1…1,5 МГц и увеличить токонесущую способность на одну фазу до 30…35 А (при частотах 300…600 кГц).

Решения IR для построения POL-преобразователей

Компания International Rectifier предлагает широкий спектр решений различной степени интеграции для построения высокоэффективных ИРН СВ (рисунок 3).

Решения IR для построения POL-преобразователей

 

Рис. 3. Решения IR для построения POL-преобразователей

Помимо MOSFET с различными допустимыми напряжениями в традиционных корпусах (SO-8, DPAK и т.п.), выпускаются приборы в безвыводных корпусах PQFN и DirectFET. Они обеспечивают очень малые паразитные индуктивности монтажа, что благоприятно сказывается на характеристиках ИРН. Применение приборов в корпусе DirectFET с дополнительным радиатором позволяет в несколько раз увеличить допустимую рассеиваемую мощность.

Специально для построения синхронных понижающих преобразователей специалисты IR разработали семейство транзисторов FastIRFETTM — N-канальных MOSFET, оптимизированных с точки зрения уменьшения как сопротивления открытого канала, так и величины заряда затвора транзистора. Это позволяет значительно снизить суммарные потери мощности в преобразователе и применить одинаковые решения для управляющего и синхронного транзисторов, упрощая перечень компонентов конечного изделия. Все транзисторы семейства FastIRFETTM выполнены в корпусах PQFN, что позволяет обеспечить эффективный отвод тепла и уменьшить габаритные размеры преобразователей. В настоящее время семейство представлено только рядом решений 25 В. Семейство оптимизировано для применения при пониженном напряжении управления Uзи пит. (4,5…6 В вместо традиционной величины 10…12 В), что смягчает требования, предъявляемые к микросхеме контроллера преобразователя. Основные характеристики транзисторов FastIRFETTM представлены в таблице 1.

Таблица 1. Основные характеристики семейства FastIRFETTM 25 В

Наименование Корпус Ток Id max, А при 25°С Rds(on) тип./макс., мОм Qg пит., нКл
при 4,5 В
Qgd пит., нКл при 4,5 В
при Vgs = 10 В при Vgs = 4,5 В
IRFH4201 PQFN 5×6 100 0,70/0,95 1,00/1,25 46 16
IRFH4210 0,85/1,10 1,00/1,35 36 13
IRFH4210D
IRFH4213 1,10/1,35 1,5/1,9 26 9,2
IRFH4213D
IRFH4234 3,5/4,6 5,6/7,3 8,2 3,1
IRFHM4226 PQFN 3.3×3.3 40 1,7/2,2 2,6/3,3 16 5,8
IRFHM4234 3,5/4,4 5,6/7,1 8,2 3,1

Следующим шагом по повышению степени интеграции и дальнейшему уменьшению габаритных характеристик конечных преобразователей является концепция Power Block. Решение представляет собою транзисторную сборку, состоящую из пары FastIRFETTM в одном корпусе PQFN. Основным отличием данной концепции от классических спаренных транзисторов является использование разных кристаллов управляющего и синхронного транзисторов, оптимизированных по принципам, рассмотренным выше. Такое решение обеспечивает дополнительный выигрыш в отношении паразитных параметров силовой цепи ИРН, особенно индуктивности истока транзистора Q1. Структура сборки Power Block приведена на рисунке 4.

Внутренняя структура сборки Power Block

 

Рис. 4. Внутренняя структура сборки Power Block

В настоящее время семейство Power Block представлено двумя сборками, основные параметры которых приведены в таблице 2.

Таблица 2. Основные характеристики решений Power Block

Наименование Напряжение, В Ток, А Rds(on) синхронного MOSFET, мОм Qg управляющего MOSFET, нКл Корпус
IRFH4251D 25 45 1,1 10 PQFN 5×6
IRFH4253D 25 35 1,45 10 PQFN 5×6

Сравнительный анализ КПД преобразователей, построенных с применением классических транзисторных сборок и сборок Power Block, представлен на рисунке 5. Преобразователи тестировались при отсутствии принудительного воздушного охлаждения и при следующих рабочих параметрах: Vin = 12 В, Vout = 1,2 В, Fsw = 300 кГц.

Сравнение КПД POL-преобразователей на сдвоенных транзисторах и на сборке Power Block

 

Рис. 5. Сравнение КПД POL-преобразователей на сдвоенных транзисторах и на сборке Power Block

В скором времени ожидается пополнение семейства сборками в корпусах PQFN размерами 4х5 мм для преобразователей, жестко ограниченных в габаритных размерах, а также — более мощными сборками в корпусе 6х6 мм, обеспечивающими ток до 60 А, а следовательно, еще больше увеличивающими КПД системы.

Самая высокая степень интеграции реализована в семействе SupIRBuckTM (рисунок 3). В одном корпусе PQFN объединены высокоэффективные MOSFET и микросхема контроллера синхронного преобразователя. Подробное рассмотрение данного семейства выходит за рамки данной статьи. Отметим только, что рабочие токи семейства SupIRBuckTM составляют 2…35 А, а высокие рабочие частоты (до 1,5 МГц) позволяют значительно уменьшить значения и размеры индуктивности и выходных емкостей. Подробное рассмотрение семейства проводилось нами в прошлых публикациях [7].

Заключение

Применение правильного подхода по оптимизации параметров управляющего и синхронного транзисторов при проектировании понижающего преобразователя способно значительно повысить его КПД и уменьшить габаритные размеры. Все основные принципы оптимизации были реализованы инженерами компании International Rectifier в семействах FastIRFETTM, Power Block и SupIRBuckTM. Использование данных решений способно значительно ускорить процесс разработки понижающих POL-преобразователей и обеспечить их высочайшие эксплуатационных характеристики.

Литература

1. Никитин А. DC/DC-преобразователи SupIRBuck поколения Gen2 в распределенных системах электропитания//Новости электроники, 2010, 7, с. 8-11.

2. Person Er. How FET selection can optimize synchronous buck converter efficiency /International Rectifier//EE-Times, 2006.07.05.

3. Nowakowski R., Tang N. Efficiency of synchronous versus non-synchronous buck converters/ Texas Instruments//Analog Applications Journal,2009,4Q.p.p.15-18.

4. Markowski P. Estimating MOSFET switching losses means higher performance buck converters./Artesyn Technologies// PlanetAnalog.com, December 18, 2002.

5. Zhao Q. Stojcic G. Characterization of Cdv/dt Induced Power Loss in Synchronous Buck DC-DC Converters. /International Rectifier//Proc.APEC 2004.

6. Blake C. How to choose control and sync mosfets for point of load converters. /International Rectifier//New Electronics, 2007.

7. Автушенко К.И. SupIRBuck — POL-преобразователи с током до 25 А//Электронные компоненты. — М.: Медиагруппа «Электроника», 2013, №9, с. 103-106.

Получение технической информации, заказ образцов, поставка — e-mail: power.vesti@compel.ru

 

 

•••

Наши информационные каналы