Исследование ESD на уровне системы: пример MSP430™

16 декабря 2015

MSP430FR6989

Texas InstrumentsстатьяESD

Все об исследовании электростатического разряда на системном уровне и об инженерных решениях по минимизации вероятных повреждений, связанных с таким разрядом – в теории и на практике (на примере систем на базе контроллера MSP430 производства Texas Instruments).

Электростатическая защита (ESD) на уровне системы стала все более востребованной в связи с ориентацией кремниевых технологий на более низкие напряжения и необходимостью проектирования рентабельных компонентов с ультрамалой потребляемой мощностью. Чтобы помочь разработчикам печатных плат и OEM-изготовителям понять проблему и создавать устойчивые проекты на уровне системы, рассмотрим три различных темы, связанных с ESD:

  • ESD-тестирование на уровне элементов и ESD-тестирование на уровне системы, их различия, причины, по которым параметры ESD на уровне компонентов не гарантируют устойчивость на уровне системы.
  • Общие рекомендации по проектированию ESD-защиты на уровне системы и на более низких уровнях, включая корпуса, кабели, схему разводки PCB и встроенные устройства ESD-защиты.
  • Введение в ESD-эффективное системное проектирование (SEED — реализация комплексной ESD-защиты всего устройства путем объединения ESD-защиты, реализованной внутри микросхемы, и дополнительных внешних цепей) с примерами моделирования и результатами тестирования.

Кроме того, разберем два реальных примера проектирования ESD-защиты на уровне системы и их результаты.

Что такое ESD

Электростатический заряд — неуравновешенный электрический заряд в покое. Когда два непроводящих материала соприкасаются или разделяются, возникает усиление электронов на поверхности одного материала и потери на другом; это приводит к неуравновешенному электрическому состоянию. Значение напряжения, до которого можно зарядить объект, зависит от емкости в соответствии с законом Q = CV. Человеческое тело можно зарядить до нескольких киловольт. Передача такого электростатического заряда с одной поверхности на другую называется электростатическим разрядом (ESD). ESD — единственный случай быстрой передачи электростатического заряда между двумя объектами, которые имеют различные потенциалы. Это может произойти только тогда, когда разность напряжения между двумя объектами достаточно высока, чтобы преодолеть электрическую прочность разделяющего их диэлектрика. Быстрое движение электростатического заряда генерирует ток, который повреждает или разрушает подзатворный оксид, металлизацию и соединения в интегральной схеме (IC).

ESD может произойти любым из четырех способов:

  • когда заряженное тело касается IC;
  • когда заряженная IC касается заземленной поверхности или объекта;
  • когда заряженный металлический инструмент касается IC;
  • когда из-за воздействия электростатического поля на диэлектрике наводится электрический заряд, мощности которого хватает для пробития этого диэлектрика.

Механизмы связи в каждом из этих случаев индуктивные, резистивные или емкостные. При создании ESD-безопасного проекта стремятся минимизировать ESD-связи за счет комбинации определенных факторов. При проектировании ESD-устойчивого продукта важно понять, что ESD-защита, требуемая на уровне компонентов или IC и на уровне системы, имеет различную природу.

Как правило, поставщики кремниевых IC проектируют, тестируют и сертифицируют свои изделия согласно отраслевым стандартам, чтобы гарантировать, что во время производства IC или во время монтажа на PCB никакого физического повреждения не происходило. Изготовитель комплектного оборудования (ОЕМ) должен проектировать ESD-защиту на уровне системы или платы и тестировать на уровне системы согласно ESD-стандартов IEC 61000-4-2 [1] или ISO 10605 [6]. В таблице 1 обобщены основные отличия между тестированием по стандарту HBM на уровне IC или элементов и тестированием на уровне системы, как требуют стандарты IEC 61000-4-2 [1] и ISO 10605 [6].

Таблица 1. Сравнение ESD-тестирования HBM на уровне IC и на уровне системы [2]

Параметр Тест HBM на уровне IC
(ANSI/ESDA/JEDEC JS-001) [3]
Тест ESD на уровне системы
(IEC 61000-4-2 [1], ICO 10605 [6])
Группа выводов под нагрузкой Множество комбинаций выводов Несколько специальных выводов
Питание устройства С выключенным питанием С включенным и выключенным питанием
Методология тестирования Стандартизированная Специальные приложения, использующие различные модели разряда
Признак отказа Утечка тока или физическое повреждение устройства Функциональный или прикладной отказ или физическое повреждение устройства
Исполнитель тестирования и сертификации Поставщик кремниевых ИС или изготовитель компонентов Проектировщики системных плат или ОЕМ-изготовитель
Тестовая установка Коммерческий тестер и разъемы Специфическая для приложения плата
Типичная цель сертификации, кВ 1…2 HBM 8…15
Соответствующий максимальный ток, А 0,65…1,3 >20
ESD-среда Процессы сборки и производства Приложение конечного пользователя, продукт клиента

Требования к ESD-тестированию на уровне элементов и на уровне системы различны, поскольку они ориентированы на различные ESD-среды. Кроме того, формы разрядных токов ESD в каждом из этих двух тестов значительно различаются по максимальному току, продолжительности и полной мощности. Поэтому, чтобы проектировать ESD-устойчивую систему, для проектировщиков объединительной платы и ОЕМ-изготовителей важно понять, что требования ESD-защиты на уровне системы существенно отличаются от возможностей ESD-защиты на уровне IC.

Допустимые параметры ESD на уровне элементов

Проектирование ESD-защиты для корпуса IC, как известно, важно в плане безопасного производства и использования. Под этим обычно понимается, что подобное проектирование защиты должно отвечать требованиям ESD-спецификации при работе с этими IC в ESD-безопасной зоне, также известной как ESD-защищенная зона (EPA), или превышать их [1]. Стратегия ESD-защиты для IC должна предусматривать события ESD, которые могли бы произойти на любом выводе корпуса, подвергающегося воздействию окружающей среды. ESD-защита на уровне элементов должна учитывать две основные модели ESD, определенные для IC: модель человеческого тела (HBM) и модель заряженного устройства (CDM).

Схема ESD-защиты в интегральной схеме MSP430™ проектируется с учетом технологии изготовления устройства, функциональных возможностей выводов IC для различных приложений, выводов питания и так далее. Элементы защиты сначала характеризуются и анализируются в плане эффективности с помощью тестовых чипов. Для того чтобы гарантировать эффективность схемы защиты и проверить ее совместимость с выводами, которые по проекту следует защитить, при необходимости используются моделирование и автоматизированное тестирование.

Устройства MSP430 тестируются и сертифицируются по нескольким отраслевым стандартам допустимых параметров ESD:

  • Модель человеческого тела (HBM) моделирует событие ESD, при котором человеческое тело разряжает накопленный электростатический заряд, касаясь IC, которая имеет противоположный потенциал. В простейшем приближении этот случай моделируется заряженным конденсатором 100 пФ и резистором разряда 1,5 кОм, аналогично спецификации JEDEC JS-001 [3] (рисунок 1).
  • Модель заряженного устройства (CMD) моделирует события заряда и разряда, которые происходят в промышленном оборудовании. При этом моделируется событие ESD, при котором устройство приобретает заряд через какие-либо процессы трения или электростатический процесс индукции и резко касается заземленного объекта или поверхности. Наиболее вероятные события ESD в CMD происходят, когда есть контакт металла с металлом в производстве. Тестовые требования аналогичны спецификации JEDEC JESD22-C101 [4] (рисунок 2).

Рис. 1. Модель человеческого тела (аналогична спецификации JEDEC JS-001)

Рис. 1. Модель человеческого тела (аналогична спецификации JEDEC JS-001)

Рис. 2. Модель заряженного устройства (аналогична спецификации JEDEC JESD22-C101)

Рис. 2. Модель заряженного устройства (аналогична спецификации JEDEC JESD22-C101)

ПРИМЕЧАНИЕ: Эти ESD-стандарты на уровне элементов применяются к выключенным устройствам и являются индикатором восприимчивости устройства к событиям ESD в условиях производства. Компания Texas Instruments для семейства устройств MSP430 не гарантирует параметры ESD на уровне системы, подобные параметрам стандарта IEC 61000-4-2.

Рассмотрим руководство и рекомендации ESD-защиты на уровне системы.

Оценка ESD на уровне системы

Как правило, в ESD-защищенных зонах (EPA) уровни напряжения ESD низкие вследствие проведения мероприятий ESD-контроля в соответствии со стандартами ANSI/ESD S20.20 [13] и IEC 61340 [14], которым следуют во всем мире во время монтажа, упаковки и других промышленных процессов. Ту же ситуацию нельзя гарантировать, когда конечный продукт попадает к клиенту. Потребительский продукт, развернутый в полевых условиях, обычно используется за пределами EPA и может быть подвержен ESD с более высоким напряжением.

IEC 61000-4-2 принят во всех отраслях как стандарт допустимых параметров ESD конечного продукта. Первичная цель тестирования по IEC 61000-4-2 состоит в том, чтобы определить устойчивость к внешним событиям ESD во время работы. Это относится к оборудованию, системам, подсистемам и периферийным устройствам независимо от их назначения. Область применения и описание стандарта четко указывают на цель: проверить электрическое и электронное оборудование, которое может быть подвергнуто ESD непосредственно от операторов или персонала или от соседних объектов [1]. В нем дополнительно определяются диапазоны испытательных уровней, которые относятся к различным экологическим и производственным условиям, и устанавливаются процедуры тестирования.

На уровне системы кривая разрядного тока в стандарте IEC более «жесткая», чем при тестировании HBM, а разряд создается портативным модулем, иногда называемым ESD-разрядником. Метод предназначается для тестирования в случае прямых и непрямых ESD между человеком и частью оборудования. Прямые разряды применимы к металлическим местам, доступным для людей во время нормального использования оборудования, а косвенные разряды всегда вызываются контактным разрядом на пластину связи. Режим контактного разряда — преимущественный испытательный метод IEC, а воздушным разрядом нагружаются только изолированные покрытия и выводы коннекторов с пластмассовой оболочкой.

В отличие от автомобильного ESD-стандарта ISO 10605 [6], ESD-разрядник подключается к пластине базового заземления (GPR). Косвенный разряд при тестировании подается через две другие пластины: горизонтальную связи (HCP) и вертикальную связи (VCP), которые подключены к пластине заземления через два резистора 470 кОм. На эти пластины подаются импульсы, имитирующие перегрузки и вызывающие процессы электростатического разряда от воздействия электромагнитных полей, излучаемых от находящихся вблизи объектов. Испытательная установка показана на рисунке 3, соединение ESD-разрядника с заземлением показано красным.

Рис. 3. Рабочее место для ESD-тестирования при включенном питании в соответствии с IEC 61000-4-2 [1]

Рис. 3. Рабочее место для ESD-тестирования при включенном питании в соответствии с IEC 61000-4-2 [1]

В таблице 2 приведены тестовые спецификации IEC 61000-4-2.

Таблица 2. Спецификации тестирования IEC 61000-4-2 [1]

Параметр тестирования IEC 61000-4-2
Тип разряда Контактный Воздушный
Выходное напряжение, кВ 2…8 2…15
Интервал времени, с >1
Полярность на каждом уровне напряжения при нагрузке Положительная и отрицательная
Емкость схемы, пФ 150
Сопротивление схемы, Ом 330
Число импульсов разряда >10
Условие тестирования При включенном питании

При тестировании по этим или подобным стандартам на уровне системы конечные продукты должны оставаться работоспособными во время или после события ESD. IEC определяет следующую классификацию критериев отказа на уровне системы:

  • нормальное функционирование при ограничениях, определенных изготовителем;
  • временное прекращение выполнения функции или ухудшение качества функционирования, которое прекращается после того, как воздействие прекращено. Тестируемое оборудование возвращается к нормальной работе без вмешательства оператора;
  • временное прекращение выполнения функции или ухудшение качества функционирования. Восстановление требует вмешательства оператора;
  • временное прекращение выполнения функции или ухудшение качества функционирования, которые не восстанавливаются и вызваны повреждением аппаратных средств или программного обеспечения, либо потерей данных.

Очевидно, что большинство вышеупомянутых категорий касается не физического повреждения устройства, а скорее сбоев в работе системы. Допустимые критерии для любых конкретных систем или приложений устанавливаются для каждого конкретного случая. В связи с этим разработчики печатных плат и производители конечного оборудования должны обеспечивать устойчивость к ESD на уровне системы, предпринимая необходимые меры для предотвращения или минимизации таких воздействий на устройство – непосредственно через выводы или подключенные кабели. В противном случае возможны сбои в работе или выход из строя самого изделия.

Последующие разделы содержат несколько общих рекомендаций, которые могут помочь в создании ESD-устойчивого системного решения. Слишком часто о ESD-тестировании вспоминают в последнюю очередь, и разработчики печатных плат с ОЕМ-изготовителями обнаруживают, что тестирование типа IEC не проходит, потому что они не предприняли необходимых предосторожностей при проектировании своих приложений. Следовательно, перед началом проектирования им нужно рекомендовать прочитать этот документ и многочисленные доступные опубликованные материалы относительно ESD-безопасности.

Формы сигнала ESD

Когда электростатический заряженный объект разряжается, результирующий токовый разряд состоит из очень резкого фронта, за которым идет сравнительно медленная кривая разряда. Кривые токового разряда, которые ассоциируются с различными ESD-моделями на уровне элементов (HBM, CDM) и моделями на уровне системы (IEC 64000-4-2), отличаются весьма значительно.

Стандартная форма разрядного тока HBM имеет время нарастания 2…10 нс, тогда как время нарастания CDM обычно находится в диапазоне 50…500 пс, в зависимости от эффективного размера устройства и емкости. Начальный импульс IEC имеет время нарастания 0,6…1 нс, в то время как у вторичного импульса с большим значением полной энергии время нарастания составляет 10…20 нс. Эти различия токового разряда критичны с точки зрения эффективности внутричиповых структур защиты в плане аппаратного отказа или физического повреждения устройства. Большинство внутричиповых элементов ESD-защиты зависят от времени нарастания начального импульса в ответ на включение питания и, кроме того, от возможности работать в режиме полной мощности и максимального тока. Таким образом, они по-разному будут выполнять свои функции для различных моделей нагрузки [2]. Это подразумевает, что внутричиповая ESD-защита, которая спроектирована в соответствии с ESD-стандартами на уровне IC (например, HBM, CDM), не сможет быть согласована с ESD-нагрузкой на уровне системы, то есть – нет гарантии предотвращения физического повреждения устройства и других сбоев системы. И это должно быть учтено разработчиками печатных плат или ОЕМ-изготовителями на системном уровне.

Рис. 4. Сравнение стандартных импульсов раз- ряда HBM, CDM и IEC

Рис. 4. Сравнение стандартных импульсов разряда HBM, CDM и IEC

Кроме того, количество энергии в импульсе IEC намного выше, чем в импульсе HBM или CDM на уровне IC, так как первый имеет максимальный ток. Кроме того, имеются различия в частотных спектрах. IEC включает в себя высокочастотные компоненты, сопоставимые с CDM, более низкие частоты, сопоставимые с HBM, и полностью находится между ними. Несмотря на то, что часто применяемая форма разрядного тока IEC хорошо определена, форма разрядного тока, достигающая IC в конкретной системе, неизвестна [2], и поэтому функциональный или вызванный ESD отказ специфичны в каждой системе.

Если внутричиповая схемотехника ESD-защиты рассчитана на полную ESD-нагрузку на уровне системы, то она должна поглощать более высокие уровни энергии с быстрыми переходными процессами и максимальными токами. В результате с учетом размера чипа и общей стоимости устройства это решение было бы менее экономичным для разработчиков печатных плат и ОЕМ-изготовителей по сравнению с включением защиты на уровне компонентов или системы.

На рисунке 4 показаны формы разрядного тока для отдельных моделей.

ПРИМЕЧАНИЕ: Учитывая быстро совершенствующуюся технологию изготовления кремниевых чипов, увеличение скорости передачи и существенные сдвиги в плане осведомленности о процессах ESD-управления производством, отраслевая организация Industry Council on ESD Target Levels [15] заключила, что уровня HBM 1 кВ и уровня CDM 250 В достаточно для допустимых параметров ESD на уровне элементов, и они все еще обеспечивают безопасность IC во время производства и монтажа [9, 10]. Texas Instruments как член этой организации также поддерживает снижение этих уровней HBM и CDM.

Общие рекомендации по проектированию ESD на уровне системы

Стратегии ESD-защиты на уровне системы существенно зависят от физического проектирования, требований эксплуатации и стоимости конечного продукта. Можно рассматривать различные способы защиты с целью минимизации воздействия ESD на систему. Проектирование ESD-устойчивых систем должно учитывать множество элементов, таких как:

  • корпус;
  • проектирование и разводка PCB;
  • шины ESD-заземления;
  • встроенные устройства ESD-защиты;
  • разводка проводов и внутренние соединения системы;
  • проектирование программного обеспечения;
  • ESD-тестирование.

В основе ESD-устойчивого проектирования систем лежит изучение ESD-эффектов в системе на ранней стадии, еще во время проектирования и разработки платы, по указанным ниже рекомендациям ESD-устойчивого проектирования. ESD-тестирование во время разработки идентифицирует и фиксирует слабые места в отношении ESD в системе на различных этапах.

Корпуса

Уточняются точки входа ESD в систему, и корпуса проектируются таким образом, чтобы минимизировать любой прямой или косвенный электростатический разряд, направленный в систему, это является ключевым моментом проектирования ESD-защиты на любом уровне. На рисунке 5 показаны различные корпуса и соответствующие сценарии входа ESD.

Рис. 5. Сценарии входа ESD

Рис. 5. Сценарии входа ESD

На рисунке 5a представлен случай, когда проводящий корпус должным образом экранирован и заземлен; ESD вообще не влияет на систему. Это идеальный случай, но он не применим в большинстве систем.

На рисунке 5б представлен случай прямого разряда, когда проводящий блок в системе выступает из корпуса и электростатический разряд попадает в систему прямо через этот блок. При хорошем проектировании следовало бы сначала проверить, что проводящий блок, выступающий из корпуса, должным образом экранирован, чтобы минимизировать ESD-воздействие.

На рисунке 5в представлен случай косвенного разряда, когда образующиеся электромагнитные поля распространяются в системе через отверстия в корпусе. Эти электромагнитные поля могут взаимодействовать с внутренними схемами или проводниками и распространяться через систему. Обеспечение достаточного воздушного промежутка между отверстиями корпуса и электроникой внутри корпуса сможет минимизировать этот эффект связи.

На рисунке 5г представлен прямой разряд на кабели, которые, в свою очередь, генерируют электромагнитные поля в системе.

На рисунке 5д представлен вторичный разряд от изолированной металлической детали или панели, которые присоединены к системе.

На рисунке 5е представлен электростатический разряд рядом с пластмассовым корпусом, который генерирует электромагнитное поле. Сохранение достаточного воздушного промежутка между непроводящим корпусом и электроникой внутри корпуса поможет минимизировать электромагнитные помехи в системе.

Отверстия в корпусе

Общие рекомендации по работе с корпусами, которые могут помочь минимизировать воздействие ESD и EMI на систему (в данном случае PCB):

  • Предусмотрите прямую шину заземления к проводящим корпусам, чтобы минимизировать воздействие ESD на систему. Шина прямого заземления должна быть короткой с низкой индуктивностью.
  • Выберите пластмассовые и другие непроводящие корпуса; воздушные промежутки и изоляция могут воспрепятствовать тому, чтобы дуга ESD проникла в систему.
  • Сохраните достаточный воздушный промежуток между точками в корпусе, которые восприимчивы к ESD (включая отверстия для вентиляции, монтажные отверстия, пайку и так далее), и PCB.
  • В качестве органов управления (кнопки, переключатели и тому подобное) выбирайте пластиковые элементы или металлические с пластиковым покрытием.
  • Когда в качестве материала корпуса используется пластмасса, LED и LCD, оставшись незащищенными в непроводящей оболочке, формируют прямой путь разряда в систему. Это менее серьезно в случаях, когда материал корпуса металлический, поскольку ESD образовал бы дугу к металлическому корпусу вместо дуги к LED или LCD. В случаях, когда в качестве материала корпуса используется пластмасса, поскольку металлическая панель по разным причинам не применима, ESD может образовать дугу к незащищенным LED или LCD и их проводникам, подключенным непосредственно к системе. Разряда можно избежать одним из следующих способов:
    • используя прокладки вокруг отверстий для LCD в корпусах;
    • экранируя LED, которые не защищены пластмассовой оболочкой, прозрачными и непроводящими крышками с линзой (рисунок 6).
  • После прямого разряда на корпус с изолированным металлическим креплением или панелью (которые представляют собой высокоимпедансный путь к земле), во-первых, происходит вторичный разряд внутри корпуса и таким образом ESD воздействует на PCB; во-вторых, генерируется высокочастотная электромагнитная помеха, которая может воздействовать на внутренние проводники или PCB. При хорошем проектировании следует должным образом заземлить изолированные металлические детали, чтобы минимизировать воздействие EMI или ESD.
  • Физическое отверстие: уменьшите размер физического отверстия в корпусе, чтобы минимизировать воздействие ESD или электромагнитной помехи на систему через него (рисунок 7).
  • Под пластмассовой рамкой: воздушный разряд может достигнуть металлизации на обратной стороне платы под пластмассовой рамкой и сгенерировать вторичные разряды, которые могут воздействовать на обратную сторону PCB. В этом случае распыление проводящего покрытия на обратной стороне пластмассовой рамки может помочь прямому разряду стечь на землю корпуса и минимизировать воздействие ESD на систему.
Рис. 6. Экранирование светодиодов

Рис. 6. Экранирование светодиодов

Рис. 7. Рекомендации по отверстию в корпусе

Рис. 7. Рекомендации по отверстию в корпусе

Кабели корпуса

ESD может образовать дугу на коннекторах кабеля, в то время как косвенный ESD может воздействовать на кабели через индукцию или излучение. Общие рекомендации по присоединению кабеля к корпусу, которые могут помочь минимизировать воздействие ESD на систему (в данном случае PCB), следующие (рисунок 8):

  • используя фольгу или фольгу и оплетку, экранируйте коннекторы кабелей, чтобы уменьшить воздействие;
  • чем короче кабели, тем практичнее;
  • правильно вводите заземление кабеля в корпус;
  • используйте подавители переходных процессов и фильтры в точках входа кабеля.

«Лучший» случай на рисунке 8 показывает использование варисторов в качестве подавителей разряда в точках входа кабеля.

Рис. 8. Рекомендации по присоединению кабеля к корпусу

Рис. 8. Рекомендации по присоединению кабеля к корпусу

Проектирование и трассировка печатных плат

Хорошие проектирование и трассировка печатной платы устройства могут быть чрезвычайно эффективными в плане подавления ESD в системе. Ниже даны общие рекомендации для свободной от ESD и EMI трассировки плат.

  • Для снижения индуктивности проводников в качестве заземления по возможности используйте сплошные медные полигоны вместо тонких линий.
  • Используйте многоточечное и более широкое заземление там, где допускается возникновение ESD, и одноточечное и узкое заземление, где ESD нежелательно.
  • Если на практике не удается реализовать один непрерывный полигон заземления, то допускается реализация нескольких медных полигонов, которые, в свою очередь, подключены к основной земле. Однако не оставляйте изолированные медные полигоны, они могут вызвать помехи и дугу при наличии ESD.
  • По возможности используйте многослойные платы с симметрично расположенными слоями питания и заземления.
  • По возможности, используйте сплошные (заполненные) переходные отверстия для подключения к полигонам питания и заземления. Такие межслойные соединения в случае ESD обеспечивают хороший отвод тепла, а также надежный электрический контакт и подачу питания. Для выводных электронных компонентов используйте также переходные отверстия для отведения тепла.
  • Трассируйте проводники, по возможности, по более коротким путям, чтобы уменьшить их индуктивность.
  • Избегайте трассировки проводников под прямым углом по отношению к выводам компонентов или другим проводникам (рисунок 9). Прямых углов необходимо избегать, поскольку они, как известно, вызывают большее излучение. Это становится более важным в высокоскоростных проектах.
  • Проводите трассы чувствительных сигналов дальше от краев PCB.
  • Размещайте все коннекторы и внешние провода на одном краю PCB.
  • Размещайте схемы, восприимчивые к ESD, в центре PCB (далеко от краев платы, внешних проводов, коннекторов и питания).
  • Развязка (рисунок 10):
    • используйте развязывающие конденсаторы с малыми эффективным последовательным сопротивлением (ESR) и эффективной последовательной индуктивностью (ESL), чтобы развязать питание IC (в данном случае MSP430) от остальной системы питания;
    • поместите развязывающие конденсаторы ближе к выводам питания IC.
    • выполняйте трассы к развязке заземления по возможности короче (и шире).
  • Трассировка генераторов

Рис. 9. Избегайте трасс под прямым углом

Рис. 9. Избегайте трасс под прямым углом

Рис. 10. Основы развязки

Рис. 10. Основы развязки

Рис. 11. Пример разводки чипа

Рис. 11. Пример разводки чипа

Места для кварцев при разводке PCB очень важны, поскольку они восприимчивы к ESD и EMI в системе. Плохое проектирование может привести к сбою в работе кварца или вызвать джиттер в тактовом генераторе. Ниже даны общие рекомендации из практики ESD-свободной разводки PCB:

  • кварц должен быть размещен как можно ближе к MSP430;
  • трассы подключения кварца должны быть короткими и прямыми;
  • убедитесь, что нет трасс, проходящих под кварцем;
  • отведите сигналы коммутации подальше от разводки кварца, чтобы избежать сбоя в его работе;
  • сохраняйте чистой пластину заземления под кварцем;
  • заземляйте его как можно лучше; используйте кольца защиты вокруг выводов.

На рисунке 11 показан пример разводки кварца, который выполняет все эти рекомендации по проектированию.

  • Токовые петли

Электрическая цепь это всегда замкнутый контур. Каждый путь сигнала имеет путь возврата назад к источнику; этот ток также называют обратным. В случае DC обратный ток идет по пути возврата с самым низким сопротивлением. В случае более высокой частоты обратный ток возвращается по пути с самым низким импедансом; этот путь находится непосредственно под проводниками прямого сигнала [12]. Токовые петли в разводке образуют помехи и должны быть минимизированы так, чтобы прямой и обратный токи шли вместе. Это обеспечивает хорошие характеристики по EMI и ESD. Сплошная пластина заземления обеспечивает непрерывный низкоимпедансный путь для обратных токов.

Рис. 12. Пример разводки со сплошной пласти- ной заземления

Рис. 12. Пример разводки со сплошной пластиной заземления

Рис. 13. Рекомендации по заземлению для двухслойных плат без специального слоя заземления

Рис. 13. Рекомендации по заземлению для двухслойных плат без специального слоя заземления

  • Для двухслойных плат постарайтесь выделить один слой в основном в качестве сплошной пластины заземления, на которой оставляются щели для трассировки сигналов.
  • На рисунке 12 показана сплошная пластина заземления. Разрывы в пластине делаются только для межслойных соединений и проходных отверстий. Это идеальный случай.
  • Если один из слоев не может быть использован в качестве заземления, то вместо конфигурации в виде цепи реализуйте подключение типа «звезда», чтобы задействовать все земли (рисунок 13). Подключение в виде цепи приводит к тому, что все сигналы следуют одним и тем же обратным путем, что может вызвать так называемое «дрожание» земли.
  • Удостоверьтесь, что нет ни одной трассы на другом слое, перпендикулярно пересекающей разрыв или щель на слое заземления, иначе она сформирует большую индуктивную петлю, которая может генерировать или наводить помеху. Если путь возврата, особенно на слое заземления, попадает на разрыв или щель, то обратный ток должен идти другим маршрутом, и это приводит к петле (рисунок 14a). Чем больше петля – тем больше излучения и проблем с EMI.
  • Проектировщик должен проверить, что обратный ток течет непосредственно под трассой сигнала. Один из способов состоит в том, чтобы физически соединить области, разделенные щелью (например, размещая резистор 0 Ом поверх щели, как показано на рисунке 14б). Другой способ — проложить путь сигналу по тому же пути, по которому идет обратный ток (рисунок 14в) [12]. В данном случае это наилучший путь.
  • Старайтесь делать петли между питанием и землей как можно меньше.
  • Старайтесь делать петли коммутирующих сигналов и сигналов генератора как можно меньше.

Рис. 14. Обратные токи и образующаяся петля

Рис. 14. Обратные токи и образующаяся петля

Пример разводки: токовые петли

На рисунке 15 приведен пример разводки PCB с двумя слоями (показаны оба – верхний и нижний), на котором прямые и обратные токи сигналов VCC помечены черным и зеленым цветом соответственно. Как показано на рисунке 15, здесь сформирована большая токовая петля VCC и из-за этого на каждую трассу внутри петли воздействуют помехи, сгенерированные самой петлей.

Рис. 15. Пример разводки двухслойной PCB с образованием большой петли

Рис. 15. Пример разводки двухслойной PCB с образованием большой петли

Следующая версия платы была спроектирована с непрерывным слоем заземления на нижнем слое с очень короткими трассами. Нижний слой заземления позволяет обратному току VCC следовать по прямому пути, минимизируя таким образом общую токовую петлю. На рисунке 16 показаны верхний и нижний слои переделанной платы.

Рис. 16. Пример разводки двухслойной PCB с образованием слоя заземления с более плотной заливкой и меньшей токовой петлей

Рис. 16. Пример разводки двухслойной PCB с образованием слоя заземления с более плотной заливкой и меньшей токовой петлей

Встроенные устройства ESD-защиты

Внешние компоненты ESD-защиты включают такие пассивные компоненты как последовательные резисторы, развязывающие конденсаторы, ферритовые кольца, а также устройства подавления помех – фильтры, подавители переходного напряжения (TVS), варисторы, тиристоры, диоды, полимеры, SCR и так далее. Эти компоненты блокируют в системе токи ESD, ограничивают напряжения, наведенные ESD, и шунтируют токи, вызванные ESD, минимизируя таким образом эффекты импульсов ESD в системе.

Ниже рассмотрены некоторые общие рекомендации к выбору встроенных устройств ESD-защиты, которые помогают минимизировать эффекты ESD в системе.

Простые пассивные компоненты

  • Используйте последовательные резисторы, чтобы ослабить непрямые или вторичные ESD в системе. Последовательные резисторы, как оказалось, очень эффективны для ESD-защиты на уровне системы, и они могут использоваться с ограничителями напряжения и развязывающими конденсаторами.

Примечание: Если через последовательные резисторы проходят токи от прямых ESD, то на этих резисторах могут возникать очень большие напряжения, которые вызовут дуги между контактными площадками, которые, в свою очередь, могут вызвать короткие замыкания на этих резисторах. Поэтому для того, чтобы справиться с прямыми разрядами в системе, используйте TVS-супрессоры в дополнение к последовательным резисторам или резисторы, спроектированные для высоких напряжений (которые обычно занимают большую площадь на плате).

  • Используйте конденсаторы, чтобы обеспечить простую развязку. Выберите конденсаторы для высоковольтных напряжений, высокой резонансной частотой, низким сопротивлением (ESR) и низкой индуктивностью (ESL). Минимизируйте выводы и длины трасс к выводам конденсаторов на PCB.
  • Используйте LC-фильтр, чтобы блокировать переходные процессы и входное или выходное EMI в системе.
  • Используйте ферритовые кольца, чтобы уменьшить EMI и ESD.

Эти пассивные компоненты должны быть помещены в схеме разводки по возможности ближе к потенциальным точкам возникновения ESD.

Примечание: Небольшие пассивные компоненты SMD, как правило, не обеспечивают хорошую защиту против прямых импульсов IEC с напряжением 8 кВ, но они могут использоваться для защиты от вторичных импульсов в системе [2].

Устройства подавления ESD

  • Рассчитайте максимальную емкость, которая может быть подключена к сигнальным линиям в системе, и разместите соответствующие фильтры или TVS для чувствительных сигналов (например, сигналов сброса, прерывания, запускаемых по фронту сигналов и так далее).
  • Разместите фильтры или подавители переходных процессов на приемниках вне платы и драйверах для кабелей, которые восприимчивы к прямым разрядам (включая сигналы, которые входят в оптические изоляторы).
  • Выберите компоненты защиты для системы на основе допустимого уровня напряжения фиксации, напряжения пробоя, времени переходных процессов, емкости, динамического сопротивления и способности противостоять нескольким воздействиям ESD. Компания Texas Instruments предлагает широкий диапазон устройств и решений по защите от ESD и EMI; для получения дополнительной информации относительно линейки продуктов защиты от ESD и EMI смотрите [5].

Диоды TVS имеют более низкую емкость и низкое динамическое сопротивление по сравнению с другими устройствами подавления переходных процессов. Они демонстрируют высокую способность поглощения множественных воздействий ESD; то есть, как только воздействие ESD поглощено, устройство защиты очень быстро возвращается к своему состоянию высокого импеданса. Эти устройства предлагают очень низкое напряжение фиксации и пробоя и имеют превосходные показатели времени затухания.

Варисторы. Когда происходит событие ESD, сопротивление варистора меняется от очень высокого статического значения до очень низкого динамического значения, таким образом, поглощается энергия ESD и ограничивается вызванное ESD напряжение. Варисторы, как правило, имеют отпирающее напряжение более чем 50 В, напряжение фиксации – более 100 В и динамическое сопротивление – более 20 Ом (после включения) [2]. Они обладают более низкой емкостью, но имеют существенные токи утечки в результате ESD.

Полимеры. Эти устройства подобны варисторам по принципу работы, но имеют очень низкую емкость (0,05…1 пФ), что делает их весьма пригодными для высокочастотных приложений. Напряжения пробоя у них выше (по сравнению с варисторами), они имеют более низкую устойчивость к воздействиям многократных ESD.

ESD-защита с помощью последовательных резисторов

Рассмотрим восприимчивую к ESD (вторичным или остаточным ESD) систему, в которой IC MSP430 взаимодействует с LCD. В этом случае выводы LCD представляют собой точки входа ESD в систему; таким образом, рекомендуется последовательно к выводам LCD установить дополнительные сопротивления. Когда в системе происходит событие ESD, последовательный резистор ограничивает ток, который в конце концов попадает на вывод I/O MSP430. Чем больше сопротивление – тем ниже остаточный ток на выводе интерфейса I/O.

Примечание: Если для первичной ESD-защиты используются отдельные резисторы, то они должны противостоять полному электростатическому напряжению. Для этого требуются резисторы, которые спроектированы для высоких напряжений, но они обычно занимают большую площадь на плате.

Последовательные резисторы могут быть объединены с дополнительными диодами и первичными фиксаторами для дополнительной защиты (эквивалентная схема показана на рисунке 17). Диоды на выводах I/O отводят ток ESD на первичный фиксатор (между VCC и VSS), и на выводах I/O устройства появляется только остаточное напряжение. Развязывающий конденсатор на выводах питания ограничивает начальные быстрые переходные процессы импульса ESD.

Рис. 17. ESD-защита на уровне системы с помощью последовательного резистора

Рис. 17. ESD-защита на уровне системы с помощью последовательного резистора

Примечание: Простая методика защиты с помощью последовательного резистора работает при ESD малых значений (вторичная защита косвенного ESD или остаточного тока ESD); однако при ESD больших зарядов (первичная защита от прямого ESD) следует предусмотреть устройства подавления, такие как TVS-диоды, варисторы и полимеры.

Рекомендации по проектированию схем и программного обеспечения

Поскольку большинство ESD-отказов на уровне системы это «мягкие» отказы (отказы системы без какого-либо физического повреждения), должны быть учтены рекомендации по проектированию схем и программного обеспечения, чтобы идентифицировать и обработать эти мягкие отказы, а также обеспечить безопасное восстановление. Ниже приведены общие рекомендации по проектированию схем и программ.

Проектирование схем:

  • должным образом разводите неиспользуемые выводы IC (в данном случае MSP430);
  • избегайте подключения чувствительных сигналов (таких как сброс, прерывание или сигналы, запускаемые по фронту) к длинным трассам или кабелям;
  • по возможности избегайте применения в системе логики с запускаемыми по фронту сигналами;
  • изолируйте внешние сигналы с помощью оптронов или трансформаторов;
  • если требуется, включайте фильтры против пиковых напряжений, чтобы предотвратить ненамеренные переключения в системе (например, от монитора питания);
  • разрешите сброс или восстановление системы из состояния зависания после события ESD (например, используя сторожевые таймеры или немаскируемые прерывания).

Рекомендации к программному обеспечению:

  • используйте сторожевой таймер, чтобы контролировать любые программные тупики. Убедитесь, что программное обеспечение не останавливает сторожевой таймер, который однажды запущен. Проектируйте программное обеспечение так, чтобы периодически сбрасывать сторожевой таймер (предпочтительно – в одном или двух местах в основном цикле);
  • установите меньший тайм-аут в функциях, чтобы идентифицировать состояние ошибки и восстановить управление (до тайм-аутов сторожевого таймера);
  • увеличьте частоту выборок из критических аппаратных входов и делайте простое усреднение результатов, чтобы подтвердить состояние входов;
  • проверяйте четность и кадровую синхронизацию входных данных;
  • подтверждайте прием правильных данных или возвращайте код ошибки при приеме некорректных данных;
  • повторно передайте данные, если подтверждение не получено.

ESD-тестирование

ESD-тестирование во время проектирования и разработки помогает идентифицировать и устанавливать уязвимые с точки зрения ESD места в системе. Установленные на плате светодиоды и выключатели могут использоваться, чтобы отладить различные категории ESD-отказов. Ниже на примере устройства MSP430 перечислены различные критерии ESD-отказов на уровне системы согласно IEC 61000-4-2 [1] и даны примеры условий отказа.

  • Нормальное функционирование в режиме, указанном в спецификации:
    • на MSP430 не повлиял ESD на уровне системы, и работа продолжается без какого-либо вмешательства.
  • Временное прекращение или ухудшение выполнения функции или качества функционирования, которое само восстанавливается:
    • может произойти сброс устройства (например, вызванный низким импульсом на выводе сброса MSP430, который заставляет устройство сбрасываться);
    • может произойти нарушение в работе генератора (например, рассинхронизация). Это условие может быть идентифицировано находящимся в чипе сторожевым таймером или механизмом обнаружения неисправностей генератора.

Примечание: Чтобы в этом случае идентифицировать неисправность и условия восстановления, можно использовать встроенные светодиоды и вектор прерывания сброса (который помогает идентифицировать последнюю причину сброса – BOR, POR или PUC).

  • Временное прекращение или ухудшение выполнения функции или качества функционирования, которое требует вмешательства оператора или сброса системы:
    • сбои в работе устройства, которое требует, чтобы пользователь вручную подал низкий импульс на вывод сброса или включил и выключил питание.

Примечание: Чтобы в этом случае восстановить устройство, могут использоваться встроенные переключатели на испытательной плате.

  • Прекращение или ухудшение выполнения функции, которое не восстанавливается из-за повреждения оборудования (компонента), программного обеспечения или потери данных:
    • повреждение структуры выводов I/O MSP430, которое может привести к сбою системы, так как неработающие прерывания связаны с выводами I/O;
    • увеличенный ток утечки, вызванный деградацией или повреждением интегральных компонентов и цепей, подключенных к выводам I/O или выводам источника питания;
    • потеря кода или данных в оперативной памяти устройства или энергонезависимой памяти;
    • состояние зависания устройства из-за плохо спроектированного программного обеспечения.

Также рассмотрите стандарты IEC [1] по ESD-тестированию на уровне системы, порогам и оценкам.

ESD-эффективное проектирование системы (SEED)

ESD-эффективное проектирование системы, или SEED, — это новый совмещенный подход к разработке, который введен в публикации JEP161 JEDEC [2], позволяющий ограничить опасные импульсы тока, достигающие внутренних выводов IC. Этот подход помогает понять физический эффект нагрузки IEC, прилагаемой на внешний порт PCB на выводе IC.

Методология ESD-защиты на уровне системы

SEED — методология совместной разработки внутриплатной и внутричиповой ESD-защиты, которая помогает анализировать и добиваться ESD-устойчивости на уровне системы. Этот подход проектирования требует полного понимания взаимодействий между внешними импульсами ESD, общим системным проектированием на уровне платы и характеристиками выводов устройства во время события ESD-нагрузки.

Защита на плате – первичный уровень защиты

Защита на плате является первичной ESD-защитой на уровне системы (также известна как первый уровень защиты). ESD-защита на уровне печатной платы определяется физическим проектированием продукта и его эксплуатационными требованиями. В случае хорошего проектирования корпуса или покрытия конечного продукта внутриплатную защиту можно обеспечить не только на внешних подключениях, но также на любом отверстии слоя или областях пайки, которые могут пропускать внутрь энергию ESD. Схемотехника внутриплатной защиты может включать такие компоненты защиты как диоды для подавления выбросов напряжения (TVS), варисторы, полимеры и так далее.

Этот первичный уровень защиты может шунтировать большие токи нагрузки при низких емкостных нагрузках, он также эффективен для уменьшения остаточных ESD, которые случайно могут появиться на выводах устройства. Для изучения характеристик PCB может быть построена достаточно детальная сетевая модель RLC, которая позволит провести моделирование платы, включающей пассивные компоненты и элементы, ограничивающие напряжение ESD на системном уровне. Эта информация о характеристиках PCB используется и на уровне системы, и на уровне платы, и важна для анализа проектирования SEED.

Внутричиповая защита – вторичный уровень защиты

Внутренняя защита выводов микросхемы в системе представляет вторичную ESD-защиту на уровне системы (также известную как вторичный уровень защиты). Она используется, чтобы ограничить остаточные ESD, которые могут появиться на определенных выводах устройства после срабатывания первичного уровня защиты в системе. Поскольку форма и энергия остаточного импульса ESD в значительной степени зависят от параметров первичного уровня защиты и собственно платы, то они, в общем случае, неизвестны. Отсюда следует, что только внутрисхемной ESD-защиты недостаточно, чтобы полностью гарантировать устойчивость на уровне определенной системы.

Эффективность вторичного уровня защиты должна быть проанализирована относительно специфических для данной системы характеристик PCB и таких характеристик данных I/O на уровне IC, как параметры импульсов линии передачи (TLP). В результате этого анализа можно с учетом возможностей внутричиповой ESD-защиты определить, остаются ли в системе пиковые остаточные напряжения и ток ESD на конкретных выводах устройства.

Двухуровневая защита – фундаментальный принцип SEED

Встроенная первичная защита и внутричиповая вторичная защита формируют фундаментальный принцип методологии проектирования SEED и действуют как первичные и вторичные каскады типичной входной схемы защиты, где допустимые нагрузки по току обоих каскадов сбалансированы последовательным импедансом [2]. На рисунке 18 показаны эти две схемы защиты с необходимым импедансом изоляции между первичными и вторичными каскадами защиты.

Рис. 18. Двухкаскадная ESD-защита на уровне системы [7]

Рис. 18. Двухкаскадная ESD-защита на уровне системы [7]

Примечание: Первичный (внутриплатные TVS) и вторичный (ESD-защита IC) уровни защиты согласованы.

Моделирование и анализ двухкаскадной защиты с помощью методологии SEED дают возможность разработчикам печатных плат выбрать соответствующую встроенную защиту для первичной фиксации и других компонентов платы (импеданс изоляции) и тем самым гарантировать, что с пиковым остаточным импульсом, возникающим на выводах IC (с внутричиповой ESD-защитой), все еще можно эффективно справиться, чтобы предотвратить любое физическое повреждение устройства и других сбоев на уровне системы. Подробную информацию относительно методологии разработки SEED можно найти в документе JPEP161 о ESD на уровне системы [2].

Отметим, что эта новая методология совместной разработки демонстрирует, что (1) высокоуровневая защита на уровне элементов (HBM) не обязательно гарантирует эффективную ESD-устойчивость системы и (2) знание принципов взаимосвязи внешней ESD-нагрузки и проектирования полностью на уровне системы (включая в систему IC) дает возможность перейти к проектированию ESD-стабильных систем с уровнем внутричиповых HBM, уменьшенным до более реалистических величин, принятых при работе с IC.

Методология моделирования SPICE для ESD-проектирования на уровне системы

Рассмотрим методологию моделирования SPICE для проектирования схемы импеданса изоляции против остаточного импульса под нагрузкой IEC 61000-4-2, используя данные о защите линии передачи (TLP) внутриплатных компонентов TVS (первичный уровень защиты) и выводов интерфейса IC (вторичный уровень защиты). Процедура моделирования состоит из следующих этапов.

  • Модель формы кривой нагрузки IEC

Форма кривой нагрузки IEC может быть смоделирована с помощью простой схемы RLC. На рисунке 20 показаны схема модели IEC и формы кривых для нее в соответствии со стандартами IEC. Значения R, L и C для обеих ветвей нужно подобрать так, чтобы стандартная форма кривой точно соответствовала стандарту IEC, за основу можно взять известную модель с параметрами 330 Ом и 150 пФ [8].

  • Модель поведения TLP устройства TVS

Внутриплатное устройство TVS, используемое как первичный уровень системной защиты, может быть смоделировано в системе SPICE на основе информации об устройстве TLP, которая включает напряжение пробоя в наихудшем случае (обозначенное VTVS,t1,max) и динамическое сопротивление во включенном состоянии (обозначенное RTVS,on,max). TVS-диод моделируется зенеровским диодом. VTVS,t1,max определяет напряжение пробоя стабилитрона, а RTVS,on,max — сопротивление подобранного последовательного резистора (см. приложение).

Примечание: изготовитель устройства TVS в его спецификации должен особенно точно представить параметры TLP, требуемые для методологии SEED. Если есть желание использовать доступное устройство TVS, для которого не указаны необходимые параметры TLP, тогда разработчик печатных плат или ОЕМ-изготовитель должен сам провести анализ характеристик и смоделировать TVS.

  • Функционирование защищаемого вывода интерфейса

Для моделирования вывода интерфейса IC, который предстоит защитить, также может использоваться подход к моделированию, аналогичный модели устройства TVS. Параметры SEED, требуемые для моделирования внутричиповой ESD-защиты вывода I/O, определяются по результатам измерений TLP или должны быть предоставлены изготовителем компонента. При моделировании SPICE вывод IC представляется как стабилитрон с подобранным последовательным резистором. Используются следующие спецификации для моделирования ESD-защиты вывода IC: a) минимальное напряжение включения после того, как прошло переключение на ESD-защиту (обозначенное VIC,t1,min), б) максимальный допустимый ток (обозначенный IIC,max), в) минимальное динамическое сопротивление во включенном состоянии (обозначенное RIC,on,min).(см. приложение).

Примечание: как уже отмечено, компания Texas Instruments не указывает параметры SEED для MSP430 в спецификации устройства. Будучи членом организации Industry Council on ESD Target Levels, Texas Instruments работает над спецификацией параметров, которые должны поддержать методологию SEED.

  • Калибровка с измеренными тестовыми данными платы

Этот этап включает калибровку имитационной модели SPICE, основанной на тестовых данных платы. Она должна согласовать параметры для многоуровневой внутриплатной защиты (нескольких устройств TVS) и любого дополнительного импеданса изоляции между точкой нагрузки IEC в системе и выводом интерфейса IC.

  • Проектирование защиты IEC, используя моделирование SPICE

Проектирование защиты IEC с использованием моделирования SPICE включает объединение модели напряжения IEC, TVS и вывода интерфейса IC, основанных на соответствующих параметрах SEED и схеме импеданса изоляции. На рисунке 19 показан пример моделирования SPICE проектирования защиты IEC с резистором, используемым как импеданс изоляции между первичными и вторичными уровнями защиты.

Рис. 19. Схема проекта ESD-защиты IEC

Рис. 19. Схема проекта ESD-защиты IEC

Примечание: развязывающий конденсатор может быть подключен параллельно первичному ограничителю напряжения, чтобы, во-первых, ограничить напряжение начального быстрого переходного импульса тока ESD в узле TVS и, во вторых, ограничить скорость роста напряжения (то есть dV/dt) этого быстрого переходного процесса. Поскольку реакция выводов IC на событие ESD зависит не только от квазистатических характеристик данной нагрузки, но и от ее переходных характеристик, этот развязывающий конденсатор является основным компонентом большинства ESD-проектов на уровне системы.

Проект защиты IEC и проверка на основе SEED. Пример 1

Рассмотрим реальный пример проектирования и проверки работы защиты IEC на уровне системы, которая использует стандартное устройство TVS в качестве первичного уровня защиты и специальный вывод интерфейса устройства MSP430 со встроенной ESD-защитой в качестве вторичного уровня. В нем была применена методология SEED и использовано моделирование SPICE, чтобы определить требуемый в системе импеданс изоляции, гарантирующий, что пиковые ток и напряжение ESD, достигающее вывода интерфейса MSP430, находятся в пределах возможностей внутричиповой защиты. Наконец, этот анализ был проверен ESD-тестированием на уровне системы с использованием специальной тестовой платы.

Моделирование формы разрядного тока нагрузки IEC

В примере была смоделирована форма разрядного тока в соответствии со стандартом IEC, как показано на рисунке 20a. Результирующая форма разрядного тока по стандарту IEC показана на рисунке 20б.

Рис. 20. Моделирование SPICE: a) базовая SPICE-модель импульса IEC; б) стандартная и сгенериро- ванная модели формы разрядного тока в соответствии с IEC на 8 кВ

Рис. 20. Моделирование SPICE: a) базовая SPICE-модель импульса IEC; б) стандартная и сгенерированная модели формы разрядного тока в соответствии с IEC на 8 кВ

Моделируемый импульс IEC (рисунок 20б) имеет начальный быстрый переходный пик приблизительно 30 А, за которым следует медленный импульс разряда с максимальным током приблизительно 18 A. Этот импульс IEC подается на первичный уровень защиты (в этом примере — устройство TVS).

Моделирование устройства TVS

В качестве стандартного устройства TVS на первичном уровне защиты использован двунаправленный диод ESD-защиты с ультранизкой емкостью со следующими характеристиками (таблица 3, рисунок 21): Tamb = 25°C, если не оговорено иное.

Рис. 21. Вольт-амперная характеристика двунаправленного диода ESD-защиты

Рис. 21. Вольт-амперная характеристика двунаправленного диода ESD-защиты

Таблица 3. Характеристики диода ESD-защиты

Обозначение Параметр Условие Мин. Тип. Maкс. Единицы
измерения
VRWM Напряжение обратной изоляции 5 В
IRM Ток обратной утечки VRWM = 5 5 100 нА
VBR Напряжения пробоя IRM = 5 мA 5,5 7 9,5 В
Сd Емкость диода f = 1 МГц,
VR = 5 В
2,9 3,5 пФ
rdyn Динамическое сопротивление IR = 10 A –* 0,8 Ом
* – Неповторяющийся импульс тока, импульс линии передачи (TLP) tp = 100 нс, квадратный импульс; ANSI/ESD STM 5.5.1-2008.

Данное устройство TVS представлено моделью стабилитрона. Напряжение пробоя в наихудшем случае VBR = VTVS,t1,max = 9,5 В представляет напряжение пробоя зенеровского диода, а динамическое сопротивление во включенном состоянии rdyn = RTVS,on,max = 0,8 Ом + 20% = 1 Ом представляет сопротивление последовательного резистора (который включен последовательно с зенеровским диодом) (рисунок 22).

Моделирование вывода I/O MSP430

Параметры примера специального вывода I/O MSP430, которые требуются для моделирования на основе SEED, следующие:

  • минимальное напряжение включения ESD на IC-выводе (после активизации ESD-защиты) = VIC,t1,min = 2,6 B;
  • максимальный допустимый ток ESD-защиты IC-вывода = IIC,max = 1,47 A;
  • минимальное сопротивление ESD-защиты IC-вывода = RIC,on,min = 1,15 Ом;
  • длительность максимальной нагрузки ESD-защиты IC-вывода эквивалентной TLP-нагрузки = tDmax = 100 нс.

Данный вывод IC MSP430 также представлен линейной моделью стабилитрона. Минимальное напряжение включения VIC,t1,min = 2,6 B представляет напряжение пробоя стабилитрона, а минимальное сопротивление во включенном состоянии RIC,on,min = 1,15 Ом представляет сопротивление последовательного резистора (то есть включенного последовательно со стабилитроном, рисунок 22).

Рис. 22. Схема модели по методу SEED

Рис. 22. Схема модели по методу SEED

Вычисление импеданса изоляции

На рисунке 22 показан результат моделирования по методу SEED защиты IEC с использованием параметров SEED для модели устройства TVS и вывода I/O MSP430, которые рассматривались выше.

Как показано на рисунке 22, импульс тока IEC ESD сначала проходит через вывод земли устройства TVS (как первичного уровня защиты) и развязывающий конденсатор, ограничивая таким образом индуцированное напряжение импульса IEC-нагрузки. Максимальное напряжение пробоя диода TVS плюс динамическое напряжение на TVS (основанного на сопротивлении во включенном состоянии и токе через TVS) в сумме дают напряжение остаточного импульса в импедансе изоляции. С помощью развязывающего конденсатора и параллельного TVS модель ограничивает напряжение, вызванное начальным быстрым переходным токовым режимом импульса IEC в узле TVS, поэтому для дальнейших вычислений используется значение пикового тока по стандарту IEC на замедленной кривой разряда (который равен приблизительно 18 A). С максимальным током импульса по стандарту IEC (IIEC,max), приблизительно равным 18 A, и с сопротивлением во включенном состоянии TVS (RTVS,on,max), приблизительно равным 1 Ом, максимальное напряжение остаточного импульса, обнаруженного в импедансе изоляции, вычисляется следующим образом:

VTVS,max = VTVS,t1,min + (IIEC,max × RTVS,on,max);

VTVS,max = 9,5 В + (18 А × 1 Ом);

VTVS,max ≈ 27,5 В

В этом случае импеданс изоляции представлен резистором между первичным и вторичным уровнями защиты. Номинал резистора вычисляется на основе максимального падения напряжения на резисторе, который должен быть таким, чтобы в наихудшем случае ток и напряжение ESD на выводе микросхемы не превышали максимально допустимых значений.

Задаваясь напряжением включения внутричиповой ESD-защиты на выводе I/O MSP430 (когда активизируется ESD-защита) VIC,t1,min = 2,6 В, минимальным значением сопротивления во включенном состоянии RIC,on,min = 1,15 Ом и максимальным допустимым током IIC,max = 1,47 A, максимальное приемлемое напряжение на выводе IC вычисляется следующим образом:

VIC,max = VIC,t1,min + (IIC,max × RIC,on,min);

VIC,max = 2,6 В + (1,47 А × 1,15 Ом);

VIC,max ≈ 4,3 В

В результате минимальное значение сопротивления изоляции или развязки вычисляется по формулам:

Ri,min = (VTVS,max — VIC,max) / IIC,max;

Ri,min = (27,5 В — 4,3 В) / 1,47 А;

Ri,min = 16 Ом.

Моделирование SPICE – метод SEED

Рис. 23. Схема и результаты моделирования SEED: а) схема SEED; б) формы разрядных тока и на- пряжения импульса ESD-нагрузки в узлах TVS и на выводе IC

Рис. 23. Схема и результаты моделирования SEED: а) схема SEED; б) формы разрядных тока и напряжения импульса ESD-нагрузки в узлах TVS и на выводе IC

На рисунке 23a показана схема моделирования SPICE проекта защиты IEC, использующая методологию SEED. Она состоит из следующих блоков:

  • импульсного генератора IEC ESD (рисунок 20). Генерируется импульс IEC 8 кВ с начальным переходным пиком, приблизительно равным 30 A, и медленной кривой разряда с максимальным током, приблизительно равным 18 A;
  • диодной модели TVS с максимальным напряжением пробоя 9,5 В и динамическим сопротивлением во включенном состоянии 1 Ом;
  • минимального развязывающего конденсатора емкостью 2,2 нФ (параллельного модели TVS), который используется для ограничения напряжения, вызванного начальным быстрым переходным выбросом тока;
  • развязывающего резистора 16 Ом между устройством TVS и выводом интерфейса устройства;
  • модели вывода интерфейса устройства MSP430 с минимальным напряжением включения 2.6 В и минимальным сопротивлением во включенном состоянии 1,15 Ом.

Осциллограммы сигналов модели SPICE (кривые как тока, так и напряжения) в узлах TVS и вывода IC имеют вид, показанный на рисунке 23б. На осциллограммах показаны пиковые токи и напряжения IIEC,max приблизительно 18 A и VTVS,max приблизительно 26,5 В в узле TVS соответственно и меньше чем IIC,max = 1,47 A и VIC,max = 4,3 В в узле вывода IC соответственно. Эти результаты хорошо согласуются с результатами вычислений.

Проверка на уровне платы

Схема защиты IEC, спроектированная с использованием методологии SEED, была реализована на тестовой плате с целью проверки результатов моделирования. На рисунке 24 показана схема разводки тестовой платы со стандартными компонентами TVS (двунаправленный диод ESD-защиты) и устройством MSP430. Четыре устройства TVS подключены через развязывающие резисторы к четырем выводам интерфейса I/O MSP430. Компоненты TVS размещены близко к точкам ESD-нагрузки платы. Развязывающие резисторы номиналом приблизительно 18 Ом добавлены между каждым устройством TVS и соответствующими тестируемыми выводами IC MSP430.

Рис. 24. Разводка тестовой платы на основе MSP430

Рис. 24. Разводка тестовой платы на основе MSP430

Примечание: разводка тестовой платы включает площадки для конденсаторов, которые установлены параллельно соответствующим компонентам TVS. Эти конденсаторы полезны для ограничения напряжения, вызванного начальным выбросом тока по стандарту IEC. Во время тестирования конденсаторы не были установлены.

При ESD-тестировании на уровне системы применялось воздействие ESD (прямой контактный разряд) на выводы, помеченные как JP13 и JP15, к которым подключены устройства TVS. Итоговые результаты тестирования, проходившего на трех платах:

  • зависания устройства не наблюдалось при импульсах по стандарту IEC до ±8 кВ;
  • сброс устройства не наблюдался до ±2 кВ.

ESD-защита на уровне системы. Пример 2

На рисунке 25 показаны две платы таймеров реального времени (RTC) на основе MSP430.

Рис. 25. Платы таймеров реального времени (RTC) на основе MSP430

Рис. 25. Платы таймеров реального времени (RTC) на основе MSP430

Плата RTC версии “А” на основе MSP430 (расположена слева) выполнена по некачественной методике разводки (нет слоя заземления, трассировка под чипом 32 кГц) и, как стало известно, вызвала проблемы с ESD на уровне системы. Контроллер MSP430 постоянно сбрасывался и иногда зависал, когда импульсы ESD величиной 1,5 и 3,0 кВ были поданы на верхние выводы LCD.

Чтобы увеличить устойчивость к ESD на уровне системы, была спроектирована плата RTC версии “Б” (расположена справа) с использованием правильной трассировки (более обширная пластина заземления по сравнению с версией A) и с массивами последовательных резисторов на линиях сигналов LCD (в красном овале). Последовательные резисторы ограничивают напряжение ESD, достигающее устройства через сигналы LCD, таким образом уменьшая риск ESD-отказов на уровне системы.

Для ESD-тестирования на уровне системы использовался имитатор ESD Keytek Minizap, с помощью которого воздействовали косвенными разрядами на верхние выводы LCD; таким способом моделировался электростатический разряд между человеком и частью оборудования. В таблице 4 показаны тестовые показатели плат версий “A” и “Б” при наличии и в отсутствии последовательных резисторов на трассах сигналов LCD.

Таблица 4. Характеристики ESD на уровне системы. Результаты реального примера 2

Параметр Плата “А” (без слоя заземления) Плата “Б” (со слоем заземления)
Последовательное сопротивление, Ом 0 0 39 1000
Безусловный сброс устройства, кВ 1,5 2,5 2,5 3,5
Запирание устройства, кВ 3 3 3 >12

 

Как следует из результатов таблицы 4, ESD-устойчивость системы улучшена, поскольку были применены рекомендации по трассировке и к некоторым проводникам сигналов, по которым внешняя энергия ESD попадает в систему или устройство, добавлена схема защиты в виде внешних последовательных резисторов. В частности, увеличение номиналов последовательных резисторов на плате версии “Б” в значительной степени улучшило ESD-устойчивость, а именно: модули прошли ESD-тестирование на уровне системы без эффекта защелкивания устройства вплоть до 12 кВ.

Примечание: как уже было сказано, отказ внутричипового тактового генератора на плате версии “А” происходил из-за плохой методики разводки. На плате версии “А” можно заметить, что трассы цифровых сигналов на PCB проходят под чипом 32 кГц. Переходы этих цифровых сигналов из состояния «1» в состояние «0» могут приводить к сбоям кварцевого тактового генератора, основанного на внутричиповом генераторе MSP430. Этот отказ не был замечен на плате версии “Б” из-за хороших методик разводки (то есть при отсутствии разводки трасс под чипом). С дополнительной информации относительно рекомендаций по разводке чипа можно ознакомиться в отчете по применению «Внутричиповый генератор на MSP430 32 кГц» [11].

 

Заключение

Допустимые ESD-параметры на уровне элементов (HBM и CDM) не коррелируют с допустимыми ESD-параметрами на уровне системы (IEC). Допустимые параметры на уровне компонентов относятся к компонентам или IC, с которыми работают в ESD-защищенных зонах (EPA) с оборудованием для производства и монтажа. Увеличение значений допустимых ESD-параметров на уровне компонентов позволяет защитить устройство на уровне системы от импульсов ESD, однако это увеличивает площадки под IC, ухудшает функциональные характеристики (например, увеличивает ток утечки или уменьшает скорость переключений) и может быть неэкономичным, особенно по сравнению с добавлением внешней встроенной ESD-защиты на уровне системы. И в большинстве случаев даже с увеличенными допустимыми ESD-параметрами на уровне IC ESD-устойчивость на уровне всей системы все еще не достигается. Вместе с тем, в связи с усовершенствованиями процессов ESD-контроля на производстве организация Industry Council for ESD Target Levels и JEDEC рекомендовали понизить допустимые ESD-параметры на уровне элементов, которые требуются для безопасной работы с IC.

Проектирование ESD-устойчивой системы нуждается в целостном подходе. Это требует от разработчиков печатных плат и ОЕМ-изготовителей следующих действий:

  • понимать и оценивать эффекты ESD в своей системе на ранней стадии проектирования;
  • с самого начала следовать рекомендациям по ESD-устойчивым процессам проектирования и разработки;
  • выполнять ESD-тестирование на уровне системы (в соответствии с IEC 61000-4-2) на различных стадиях разработки, чтобы помочь идентифицировать и устанавливать обусловленные ESD-слабости в проекте.

 

Литература

  1. International Electrotechnical Commission, IEC 61000-4-2, Electromagnetic capability (EMC) – Part 4-2: Testing and measurement techniques – Electrostatic discharge immunity test, Ed. 2.0;
  2. JEDEC Publication (White Paper 3) JEP161: System-level ESD Part I: Common Misconceptions and Recommended Basic Approaches;
  3. ESDA/JEDEC Joint Standard for Electrostatic Discharge Sensitivity Testing – Human Body Model-Component Level, ANSI ESDA/JEDEC JS-001-2011;
  4. JESD22-C101 Field-Induced Charged-Device Model Test Method for Electrostatic Discharge Withstand Thresholds of Microelectronic Components;
  5. Texas Instruments Inc., ESD and EMI Device Protection Product Portfolio, www.ti.com/emi;
  6. ISO Standard 10605 Road vehicles – Test methods for electrical disturbances from electrostatic discharge, International Organization for Standardization, 2008;
  7. S. Marum, C. Duvvury, J. Park, A. Chadwick, A. Jahanzeb; Protection Circuits from the Transient Voltage Suppressor’s Residual Pulse During IEC 61000-4-2 Stress, Proc. EOS/ESD Symposium 2009 (2009);
  8. Lifang Lou, Charvaka Duvvury, Agha Jahanzeb, Jae Park; SPICE Simulation Methodology for Systemlevel ESD Design, Proc EOS/ESD Symposium 2010 (2010);
  9. Industry Council on ESD Target Levels, White Paper 1: A Case for Lowering Component Level HBM/MM ESD Specifications and Requirements, August 2007, at www.esda.org or JEDEC publication JEP155, Recommended ESD Target Levels for HBM/MM Qualification, www.jedec.org;
  10. Industry Council on ESD Target Levels, White Paper 2: A Case for Lowering Component Level CDM ESD Specifications and Requirements, Revision 2, April 2010, at www.esda.org or JEDEC publication JEP157, ‘Recommended ESD-CDM Target Levels’, www.jedec.org;
  11. MSP430 32-kHz Crystal Oscillator (SLAA322);
  12. High-Speed Layout Guidelines (SCAA082);
  13. ESD Association Standard for the development of an Electrostatic Discharge Control Program for Protection of Electrical and Electronic Parts, Assemblies and Equipment (Excluding Electrically Initiated Explosive Devices), ANSI/ESD S20.20-2007;
  14. International Electrotechnical Commission, IEC 61340 standards family, Electrostatics – Part 2-1 to 5-3;
  15. Industry Council on ESD Target Levels, http://www.esdindustrycouncil.org.

Приложение. Моделирование с использованием параметров TLP [8]

Моделирование устройства TVS с использованием параметров TLP [8]

В этом примере рассматривается моделирование устройства TVS, которое действует как стабилитрон и включается приблизительно при 7 В. Его 100-нс вольт-амперные характеристики TLP показаны на рисунке 26a. SPICE-модель создается на основе вольт-амперных характеристик с использованием модели зенеровского диода, как показано на рисунке 26б. Отпирающее напряжение формируется зенеровским напряжением пробоя и сопротивлением во включенном состоянии за счет подобранного последовательного резистора. Моделирование на рисунке 26б выполнено таким образом, чтобы была сохранена квазистатическая характеристика TLP на рисунке 26a, что подтверждается DC-проекцией на рисунке 26в.

Рис. 26. Моделирование устройства TVS с использованием параметров TLP: a) квазистатическая 100-нс кривая TLP I-V; б) соответствующая модель SPICE; в) результаты моделирования TVS [8]

Рис. 26. Моделирование устройства TVS с использованием параметров TLP: a) квазистатическая 100-нс кривая TLP I-V; б) соответствующая модель SPICE; в) результаты моделирования TVS [8]

Моделирование вывода защищаемого интерфейса IC с использованием параметров TLP [8]В этом примере рассматривается моделирование вывода интерфейса IC с 100-нс вольт-амперной характеристикой TLP, показанной на рисунке 27a. Модель SPICE создана на основе квазистатической характеристики I-V с использованием стабилитрона (рисунок 27б).Примечание: данные TLP, приведенные в этом примере, не относятся к устройствам MSP430, а используются только для того, чтобы показать процесс моделирования.Из рисунках 27a и 27в можно заметить, что фактические точки включения, согласно вольт-амперной характеристике TLP, и модели TLP равны 2,6 В и 3,4 В соответственно. Однако модель соответствует данным TLP в области проводимости, что более важно. Поэтому, если модель устройства фиксации подбирается так, чтобы она соответствовала данным TLP, и при этом нужно пойти на компромисс, то лучше учитывать область проводимости, а не точку включения.
Рис. 27. Моделирование вывода интерфейса IC с использованием параметров TLP: a) квазистатическая 100-нс кривая TLP I-V; б) соответствующая модель SPICE; в) результаты моделирования примера интерфейса вывода IC [8]

Рис. 27. Моделирование вывода интерфейса IC с использованием параметров TLP: a) квазистатическая 100-нс кривая TLP I-V; б) соответствующая модель SPICE; в) результаты моделирования примера интерфейса вывода IC [8]

Получение технической информации, заказ образцов, заказ и доставка.

TI_LMT01_NE_11_15_opt

SN65HVD82 – интерфейс RS-485 c улучшенной защитой от помех и ESD

Для обеспечения надежной передачи данных компания Texas Instruments предлагает трансивер RS-485 SN65HVD82 с улучшенными характеристиками. Микросхема позволяет построить сеть RS-485, устойчивую как к помехам, так и к аварийным ситуациям, вызванным электростатическими разрядами, обрывами или короткими замыканиями на линии. Приемопередатчик SN65HVD82 устойчив к перенапряжению до ±18 В на линиях A и B. Встроенный гистерезис 60 мВ является эффективным средством для борьбы с шумами и помехами. Микросхема отвечает ряду требований стандарта IEC по ESD-защите и предназначена для построения высоконадежных промышленных сетей. Область применения SN65HVD82 включает в себя такие системы как электросчетчики с удаленным съемом показаний, автоматизация зданий, промышленные сети и системы безопасности.

Интерфейсная микросхема SN65HVD82 выпускается в корпусе со стандартным расположением выводов, обычно используемых в трансиверах RS-485 разных производителей. Это позволяет установить SN65HVD82 в уже выпускаемое изделие в том случае, когда необходимо повысить общую надежность устройства. Микросхема имеет напряжение питания 5 В, при этом легко стыкуется с микроконтроллерами с питанием 3 В. Несмотря на высокие технические параметры, SN65HVD82 можно приобрести по довольно привлекательной цене, даже в сравнении с более простыми приемопередатчиками RS-485.

Микросхема SN65HVD82 соответствует ряду стандартов по защите от высоковольтных разрядов:

ESD HBM: ±16 кВ;

Защите IEC61000-4-2 Discharge Contact: ±12 кВ;

Защите IEC61000-4-4 Fast Transient Burst: +4 кВ.

Скорость передачи данных может достигать 250 кбит/c. Микросхема защищена от случайного попадания повышенного напряжения -18…18 В на линию (Fault Protection). Ограничение выходного тока при коротком замыкании -150…150 мА защищает выход драйвера передатчика. Кроме того, имеется защита Fail Safe: Idle; Open; Short. Максимальное потребление микросхемы составляет 0,9 мА.

•••

Наши информационные каналы

О компании Texas Instruments

В середине 2001 г. компании Texas Instruments и КОМПЭЛ заключили официальное дистрибьюторское соглашение, которое явилось результатом длительной и успешной работы КОМПЭЛ в качестве официального дистрибьютора фирмы Burr-Brown. (Как известно, Burr-Brown вошла в состав TI так же, как и компании Unitrode, Power Trend и Klixon). С этого времени компания КОМПЭЛ получила доступ к поставке всей номенклатуры производимых компанией TI компонентов, технологий и отладочных средств, а также ...читать далее