Пример прошивки ПЛИС, демонстрирующий подключение ПЛИС Altera к высококскоростному LVDS интерфейсу преобразователя данных

1 января 2018

Референс дизайн, и связанный с ним код Verilog, может быть исользован в качестве отправной точки для взаимодействия ПЛИС Altera c высокоскоростными LVDS интерфейсами аналого-цифровых и цифро-аналоговых преобразователей.

Особенности

• Этот дизайн представляет собой исключительно прошивку и детельно обсуждается в целях понимания;
• Пример кода Verilog является простой отправной точкой для высокоскоростных решений на основе ПЛИС;
• Дизайн легко распространяется на другие высокоскоростные преобразователи данных TI;
• АЦП и ЦАП разделены между собой на тот случай, если требуется только одно решение;
• Временные ограничения интерфейса подробно обсуждаются для АЦП и ЦАП;
• Прошивка протестирована с помощью доступных оценочных плат TI.