74HC165M/TR

HGSEMI Semiconductor Co., Ltd.
74HC165 8-BIT PARALLEL-LOAD SHIFT REGISTERS FEATURES DESCRIPTION • • • • • • • • • • The ’HC165 devices are 8-bit parallel-load shift registers that, when clocked, shift the data toward a serial (QH) output. Parallel-in access to each stage is provided by eight individual direct data (A−H) inputs that are enabled by a low level at the shift/load (SH/LD) input. The ’HC165 devices also feature...
развернуть ▼ свернуть ▲
 

Технические характеристики

показать свернуть
Корпус SO-16 SOIC16
Тип логики
Кол-во узлов
Диапазон напряжений питания
Задержка прохождения сигнала вход-выход
Максимальный входной ток
Примечание 8-BIT PARALLEL-LOAD SHIFT REGISTERS
Рабочая температура
Нашли ошибку? Выделите её курсором и нажмите CTRL + ENTER

Аналоги 4

показать свернуть
Тип Наименование Корпус Упаковка i Тип Узлов Функция U пит Uпит(ном) Задержка Гистерезис Iвых Iвх Особенности Примечание T раб Карточка
товара
P= U74HC165G-S16-R (UTC)
 
SO-16 SOIC16 в ленте 2500 шт — — —
P= RS165XS16 (RUNIC)
 
— 10 шт
 
 — — — — — — — — — — — —
P= 74HC165D.653 (JSMICRO)
 

74HC165D.653 (NEX-NXP) 		SOP-16
 
 — — — — — — — — — — — —
P= 74HC165D (JSMICRO)
 
SO-16 SOIC16 в ленте 2500 шт
 
 — — — — — — — — — — — —

Файлы 1

показать свернуть
74HC165 8-BIT PARALLEL-LOAD SHIFT REGISTERS FEATURES DESCRIPTION • • • • • • • • • • The ’HC165 devices are 8-bit parallel-load shift registers that, when clocked, shift the data toward a serial (QH) output. Parallel-in access to each stage is provided by eight individual direct data (A−H) inputs that are enabled by a low level at the shift/load (SH/LD) input. The ’HC165 devices also feature a clock-inhibit (CLK INH) function and a complementary serial (QH) output. 1 Wide Operating Voltage Range of 2 V to 6 V Outputs Can Drive Up To 10 LSTTL Loads Low Power Consumption, 80-μA Max ICC Typical tpd = 13 ns ±4-mA Output Drive at 5 V Low Input Current of 1 μA Max Complementary Outputs Direct Overriding Load (Data) Inputs Gated Clock Inputs Parallel-to-Serial Data Conversion Clocking is accomplished by a low-to-high transition of the clock (CLK) input while SH/LD is held high and CLK INH is held low. The functions of CLK and CLK INH are interchangeable. Since a low CLK and a lowto-high transition of CLK INH also accomplish clocking, CLK INH should be changed to the high level only while CLK is high. Parallel loading is inhibited when SH/LD is held high. While SH/LD is low, the parallel inputs to the register are enabled independently of the levels of the CLK, CLK INH, or serial (SER) inputs. SN54HC165 . . . FK PACKAGE (TOP VIEW) 1 16 2 15 3 14 4 13 5 12 6 7 8 11 10 9 VCC CLK INH D C B A SER QH E F NC G H 4 3 2 1 20 19 18 5 17 6 16 7 15 8 14 9 10 11 12 13 D C NC B A QH GND NC QH SER SH/LD CLK E F G H QH GND CLK SH/LD NC VCC CLK INH SN54HC165 . . . J or W PACKAGE SN74HC165 . . . D, DB, N, NS, OR PW PACKAGE (TOP VIEW) NC − No internal connection http://www.hgsemi.com.cn 1 2018 AUG PDF
Документация на 74HC165M/TR 

SN54HC165, SN74HC165 (Rev. G) Data Sheet

Дата модификации: 11.06.2014

Размер: 2.5 Мб

8 стр.

    Внимание! Точность указанного на сайте описания товара не может быть гарантирована. Для получения более полной и точной информации о товаре смотрите техническое описание (Datasheet) на сайте производителя.

    74LVC1G14W5 (DIODES)