74HC165XS16G/TR

74HC165 8-Bit Parallel-Load Shift Register GENERAL DESCRIPTION FEATURES The 74HC165 is an 8-bit parallel-load shift register with ● Wide Supply Voltage Range: 2.0V to 5.5V a wide operating voltage range of 2.0V to 5.5V. When ● +5.2mA/-5.2mA Output Current the shift/load input is LOW, eight parallel data inputs ● Synchronous Serial Input (A-H) are enabled and allowed to enter each stage....
развернуть ▼ свернуть ▲
 

Технические характеристики

показать свернуть
Корпус SO-16 SOIC16
Тип логики
Кол-во узлов
Диапазон напряжений питания
Максимальный выходной ток
Примечание 8-Bit Parallel-Load Shift Register
Рабочая температура
Нашли ошибку? Выделите её курсором и нажмите CTRL + ENTER

Аналоги 4

показать свернуть
Тип Наименование Корпус Упаковка i Тип Узлов Функция U пит Uпит(ном) Задержка Гистерезис Iвых Iвх Особенности Примечание T раб Карточка
товара
P= U74HC165G-S16-R (UTC)
 
SO-16 SOIC16 в ленте 2500 шт
P= RS165XS16 (RUNIC)
 
10 шт
 
P= 74HC165D.653 (JSMICRO)
 

74HC165D.653 (NEX-NXP)
SOP-16
 
P= 74HC165D (JSMICRO)
 
SO-16 SOIC16 в ленте 2500 шт
 

Файлы 1

показать свернуть
74HC165 8-Bit Parallel-Load Shift Register GENERAL DESCRIPTION FEATURES The 74HC165 is an 8-bit parallel-load shift register with ● Wide Supply Voltage Range: 2.0V to 5.5V a wide operating voltage range of 2.0V to 5.5V. When ● +5.2mA/-5.2mA Output Current the shift/load input is LOW, eight parallel data inputs ● Synchronous Serial Input (A-H) are enabled and allowed to enter each stage. ● CMOS Low Power Dissipation Data is shifted to a serial output when the device is ● Data Transformation of Parallel-to-Serial clocked. The device also provides a complementary ● -40℃ to +125℃ Operating Temperature Range serial output. ● Available in Green SOIC-16 and TSSOP-16 Packages When the shift/load input is HIGH and the clock inhibit input is LOW, the clock transition can be completed by a LOW-to-HIGH transition of the clock input. Due to the interchangeable function of the clock input and the clock inhibit input, the clock transition also can be completed by a low level of the clock input and a LOW-to-HIGH transition of the clock inhibit input. When the shift/load input remains HIGH, parallel load is inhibited. When the shift/load input remains LOW, APPLICATIONS Programmable Logic Controller System of Video Display Output Expander and Keyboard Appliance parallel inputs enter the register, independent of other inputs. LOGIC DIAGRAM A B, C, D, E, F 11 SH/LD 12, 13, 14, 3, 4 G H 5 6 1 … CLK INH CLK SER 15 2 10 S C D R S C D R S C D R 9 7 QH QH … SG Micro Corp www.sg-micro.com AUGUST 2023 – REV. A.1 PDF
Документация на 74HC165XS16G/TR 

Дата модификации: 24.08.2023

Размер: 602.5 Кб

7 стр.

    Внимание! Точность указанного на сайте описания товара не может быть гарантирована. Для получения более полной и точной информации о товаре смотрите техническое описание (Datasheet) на сайте производителя.